Кустарная ФАПЧ на ПЛИС Опции

[ScrewDriver]

Появилась задача: сформировать тактовый сигнал для ЦАП и схемы цифровой обработки, с весьма некруглой частотой, ну например 107,76 МГц и, скажем так, хорошими шумами, из опоры 10 МГц (морионовский малошумящий термостатированный опорник). И есть большое желание обойтись без внешнего ФАПЧа отдельной микросхемой, потому что по ряду причин подходит нам только 1288ПЛ1У, и применение ее для формирования монохромата на такой низкой частоте - это как-то из пушки по воробьям, как мне кажется.

Поэтому есть идея, реализовать цифровую часть ФАПЧ - счетчики-делители и ИЧФД - на той же ПЛИС (Virtex4), на которой и крутится вся обработка. И внешний кольцевой пассивный ФНЧ, и аналоговый ГУН на 107,76 с оквадрачивателем синуса на малошумящем компараторе.

Использование внутренних PLL данной ПЛИС ограничено двумя причинами - опору ей нужно минимум 32 МГц, а у нас по факту 10 - то есть надо городить отдельное устройство умножения опоры; кроме того, расчетный джиттер полученного таким образом тактового сигнала обработчиков не удовлетворяет.

Никто на практике не пробовал соорудить подобную систему? Насколько плохого или, надеюсь, хорошего джиттера можно ожидать от счетчиков и фазовых детекторов на четвертом виртексе? Всё-таки оно неспециализировано под такие "малошумящие" задачи. О чем косвенно говорит плохой джиттер встроенной PLL.

Если сообщество посчитает, что игра стоит свеч и можно пробовать делать прототип - со своей стороны обещаю озвучить результаты отработки.

Если кто-то делал и отказался от такого решения - прошу сообщить причины, чтобы нам не тратить зря время на заведомо непроходной вариант.

Сообщение отредактировал ScrewDriver - Nov 22 2016, 09:32

[khach]

Существует такая интересная микросхема HMC1031 - петля ФАПЧ заточенная под управление VCXO, т.е специально для малошумящих тактовых генераторов.

[VCO]

Существует такая интересная микросхема HMC1031 - петля ФАПЧ заточенная под управление VCXO, т.е специально для малошумящих тактовых генераторов.

Так там, как я понял, радхард нужен, причём отечественный.

[ScrewDriver]

Так там, как я понял, радхард нужен, причём отечественный.

Да, радхард для полупроводников это уж обязательно, не обязательно отечественный - главно дело чтобы не подсанкционный. Белорусы, Европа и Китай нас вполне устраивают.

[VCO]

Белорусы, Европа и Китай нас вполне устраивают.

А ПЛИС Actel или Altera (Intel) от ВЗСП? Часть Infineon теперь тоже Intel. Причём та часть, которая бы подошла для ФАПЧ
Мне это показалось довольно занятным. Занятно ещё то, что есть ещё одна отечественная микросхема ФАПЧ со встроенным ГУНом.
Но она ЕМНИП не радхардовая, а просто с военной приёмкой. Забыл её наименование, но найти - не долго, если нужно...

[ScrewDriver]

А ПЛИС Actel или Altera (Intel) от ВЗСП? Часть Infineon теперь тоже Intel. Причём та часть, которая бы подошла для ФАПЧ
Мне это показалось довольно занятным.

Воронежская ПЛИС в блоке стоит, но она медленновата для такого клока. Поскольку рядом есть виртекс - логично использовать именно его, тем более что это он с этим клоком крутится.
А что Infineon? Я думаю в области его цифровой радстойкой продукции нас покроет белорусский Интеграл. Ну это из того что я видел на сайте, вот эти корпуса IR и RIC.

Занятно ещё то, что есть ещё одна отечественная микросхема ФАПЧ со встроенным ГУНом.
Но она ЕМНИП не радхардовая, а просто с военной приёмкой. Забыл её наименование, но найти - не долго, если нужно...

Да, НИИМА Прогресс отжег К1367ПЛ3У - но ее сначала надо будет пощщупать, прежде чем планировать ее использование. И да, это только низколеты и наземка.

[khach]

Поскольку рядом есть виртекс - логично использовать именно его, тем более что это он с этим клоком крутится.

Представляю фазовый шум/джиттер синтезатора на виртексе. Будет жалкое зрелище даже по сравнениию с ADF4360. Если уж совсем приперло- сделать внешний ретайминг на дискретных триггерах типа 74AUC1G74 и на них же дискретный ФД.

[mw_duk]

Получили на Спартане-6 уровень приведенного ФШ минус 189,5 дбн/Гц @ 10 кГц / 375 МГц.
От наполняемости проектом кристалла мало что меняется. ( питание чистили ).
Глушили/ не заливали плис проектом, оставляли голую PLL - результат тот же; минус 189,5.
Fвых = 375 МГц (VC0 = 750/2), частота сравнения 25 МГц, по умолчанию предлагается три
полосы пропускания PLL ~ 0,2/1/5 МГц. Использовали среднюю - 1 МГц.
Уверенно на частоте 375 МГц видим минус 92 дбн/Гц @ 10 кГц.
Запросили Xilinx о приведенных ФШ в Артиксе, Кинтексе.
Получили замечательный ответ: ....." А вам зачем ?"
Есть ли у кого данные о приведенном ФШ на эти кирпичи?.


П.С. "Всего" 23,5 дб отличает Спартан-6 от ADF4350/1 и его молочных братьев от MAX, LTC.
....."Всего" - в кавычках !!!

П.П.С. Xilinx пишет о выпуске более "правильной" PLL в Спартане-7, но та будет доступна
в середине будущего лета.

[mw_duk]

Получили на Спартане-6 уровень приведенного ФШ минус 189,5 дбн/Гц
От наполняемости проектом кристалла мало что меняется. ( питание чистили ).
Глушили/ не заливали плис проектом, оставляли голую PLL - результат тот же; минус 189,5.
Fвых = 375 МГц (VC0 = 750/2), частота сравнения 25 МГц, по умолчанию предлагается три
полосы пропускания PLL ~ 0,2/1/5 МГц. Использовали среднюю - 1 МГц.
Уверенно на частоте 375 МГц видим минус 92 дбн/Гц @ 10 кГц.
Запросили Xilinx о приведенных ФШ в Артиксе, Кинтексе.
Получили замечательный ответ: ....." А вам зачем ?"
Есть ли у кого данные о приведенном ФШ на эти кирпичи?.


П.С. "Всего" 23,5 дб отличает Спартан-6 от ADF4350/1 и его молочных братьев от MAX, LTC.
....."Всего" - в кавычках !!!

П.П.С. Xilinx пишет о выпуске более "правильной" PLL в Спартане-7, но та будет доступна
в середине будущего лета.

Конечно ошибка:
следует читать: минус 189,5 дбн/Гц,
думал - одно, писал - другое.