Цитата(Genadi Zawidowski @ Dec 19 2016, 18:19)

Мастер у меня со стороны - FPGA формирует BCLK 256 кГц и WS 8 кГц. Но процессор об этом не знает. Вы комметарии посмотрели бы..
Вы про это?
Код
// BCLK = 0.256 MHz (stereo, 16 bit/ch)
tlv320aic23_setreg(TLV320AIC23_SRATE, // Sample Rate Control
3 * (1U << TLV320AIC23_SR_SHIFT) | // BOSR = 0, SR[3:0] bits = 3: 12.288 / 256 / 6 = 8 kHz DAC and ADC sampling rate
0 * (1U << TLV320AIC23_BOSR_SHIFT) |
0
);
В даташите на tlv320aic23 написано:
Цитата
In normal mode, BCLK = MCLK/4 for all sample rates except for 88.2 kHz and 96 kHz. For 88.2 kHz and 96 kHz sample rate,
BCLK = MCLK.
Тоже самое и для WM8731. А STM32 в режиме слейва плохеет от такого. У вас ПЛИС генерит BCLK = 0.256 MHz и формирует она это из клока, который используется и в кодеке. А сам кодек в режиме мастера генерит хрень, равную MCLK/4.
Или вы про какие-то другие комменты?