ячейка статической синхронной памяти, потребление?, имеет ли смысл отключать CLK для power-saving? Опции

[yes]

вот есть такая табличка (в сгенеренной артизан-компилером доке)

AC Current1 0.232
Read AC Current 0.201
Write AC Current 0.264
Peak Current 1031.000
Deselected Current(2) 0.044
Standby Current(3) 0.029

потребление в милиамперах при тактовой 1МГц

2 Value assumes SRAM is deselected, all addresses switch, and 50% of input pins switch. The logic-switching component of deselected
power becomes negligibly small if the input pins are held stable by externally controlling these signals with chip select.
3 Value is independent of frequency and assumes all inputs and outputs are stable.

меня собственно интересует разница между deselected (CEN=1) и standby
достаточно ли держать все пины (ADDR, DIN) кроме CLK для того, чтобы power becomes negligibly small или для того чтобы попасть в Standby нужно отключить CLK???

если память работает на 200МГц, то Deselected Current = 200*0.044=8.8мА, а standby 0.029 мА - при наличии 20 таких памятей разница весьма большая...

[SM]

вот есть такая табличка (в сгенеренной артизан-компилером доке)

AC Current1 0.232
Read AC Current 0.201
Write AC Current 0.264
Peak Current 1031.000
Deselected Current(2) 0.044
Standby Current(3) 0.029

потребление в милиамперах при тактовой 1МГц

2 Value assumes SRAM is deselected, all addresses switch, and 50% of input pins switch. The logic-switching component of deselected
power becomes negligibly small if the input pins are held stable by externally controlling these signals with chip select.
3 Value is independent of frequency and assumes all inputs and outputs are stable.

меня собственно интересует разница между deselected (CEN=1) и standby
достаточно ли держать все пины (ADDR, DIN) кроме CLK для того, чтобы power becomes negligibly small или для того чтобы попасть в Standby нужно отключить CLK???

если память работает на 200МГц, то Deselected Current = 200*0.044=8.8мА, а standby 0.029 мА - при наличии 20 таких памятей разница весьма большая...

Надо разгребать CDL этой памяти (или еще что-то transistor level). И смотетрь как сделаны усилители считывания. Дело в том, что ячейка памяти как правило асинхронная, и ей эти клоки на дух не нужны. А клоки клочат усилители, дешифраторы, мультиплексоры, формирователи и прочую динамическую шнягу, висящую вокруг. В общем сама матрица ест только в момент записи, когда перекидывается состояние ячейки, проходит сквозняк небольшой. При чтении - только емкостные дела - разряд строки, которая была выбрана и заряд свеже-выбранной.

А еще лучше - погонять этот блок памяти в спайсе, да и посмотреть, что там жрет, сколько и при каких условиях.

[yes]

спасибо за ответ.

но низкоуровнего описания ячейки нет и скорее всего не будет. это же IP и чтоб враги не потырили...

как я понимаю - ARTISAN compiler - это такой псевдо тул (написать можно на бейсик-лайк языке), который генерит всякие выходные файлы (lib, db, поведенческую модельку v, какие-то геометрические границы для Р&R и т.п.) по каким-то внутренним табличкам, а саму ячейку вставляют в полученное место при изготовлении масок

я тоже предполагал, что должно бы все входы защелкивать и ничего не жрать при постоянном CLK
но это противоречит доке - слишком большой Deselected Current

то есть возможно, что где-то регистра нету - например на какихнибудь внутренних декодерах адреса/мультиплексорах, тогда имеет смысл снаруже удерживать данные/адрес, чтобы внутренности не дергались, но тогда setup увеличивается... тактовая уменьшается

собственно мне хотелось бы услышать, может кто-то с подобными ячейками разбирался и пусть недостоверно, но все же какая-то инфа помогла бы
китайцы молчат, как обычно

[SM]

Низкоуровневое описание ячейки быть обязано. Его должен генерить этот самый артизан. Иначе невозможно сделать ни LVS, ни симуляцию на транзисторном уровне. У меня мемори компилер синопсис либра-виза, так он его генерит, если попросить. Уж не говоря о топологии - я открывал gds, который генерится мемори-компилером, там глазами на транзисторы поглядеть можно, и на то, как ячейка устроена, и на все остальное. Если артизан не генерит CDL (не верю!!!), то транзисторы можно в принципе выдрать из сгенеренной топологии LVS'илкой. Но это сильный изврат, да и там потом даже с пол-литрой не разберешься.

Насчет защелкивания - адреса никто обычно и не защелкивает. Данные для записи тоже. Щелкаются только усилители считывания, это на read, и формируется импульс записи - это на write. Все остальное чистая комбинаторика. А вот что делает сигнал select - это тайна, раскрыть которую может только либо CDL'ка, либо взгляд на топологию. Если он гейтит адресные входы и данные - хорошо. Если нет, тады жрать будет.