Цитата
НО, так как частоты MCK, SCK, LRCK должны биться
Откуда это следует? SCK и LRCK да будут синхронны. MCLK в упомянутом мною кодеке SSM2603 вовсе может поступать от кварцевого резонатора подключенного прямо к кодеку. Не думаю что нужна синхронная MCLK.
Частота сэмплирования определяется сигналом LRCK.
Цитата
Я предполагал что так будет
Не вижу в этом логики.
1. Какую частоту MCLK вы сделали?
2. На MCLK меандр с 50% заполнением?
Цитата
Теперь вот думаю что надо переводить кодек в режим мастера
Я именно так и делаю. В хост контроллере включаю прерывания по приему данных через I2S и в этом же прерывании отправляю данные в кодек.
Цитата
правда выбор делителей MCK там какой-то мутный,
Вроде в
Table 1. Serial Port Clocking все понятно.