реклама на сайте
подробности

 
 
> Xilinx FPGA Artix 7 clock pins, Какие ноги подходят в качестве clock input в Artix 7?
Vadim_nsk
сообщение Jan 10 2017, 13:16
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 65
Регистрация: 7-09-05
Из: г. Новосибирск
Пользователь №: 8 335



Что-то я не понимаю, какие пины можно использовать в качестве входных для задающего генератора? В spartan-6 все было просто, GCLK, RCLK, LCLK. А тут... Понятно, что можно создать проект, выбрать пин, сделать входным для клока и посмотреть не будет ли ругаться. Но если проекта еще нет, а схема нужна уже вчера?

Верно ли я понимаю? В качестве глобального клока используются входы с маркировкой MRCC?

Сообщение отредактировал Vadim_nsk - Jan 10 2017, 13:27
Go to the top of the page
 
+Quote Post

Сообщений в этой теме


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 14:40
Рейтинг@Mail.ru


Страница сгенерированна за 0.0135 секунд с 7
ELECTRONIX ©2004-2016