Не генерится IP корка - Форум разработчиков электроники ELECTRONIX.ru

реклама на сайте
подробности

Wiki

Photo

Forum

Reviews

Help (!)

Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор

Не генерится IP корка

Опции

_Anatoliy

Jan 17 2017, 09:03

Сообщение #1

Утомлённый солнцем

Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832

При генерации процесс останавливается и висит так, как показано на картинке,ползунок бегает. Подскажите что делать,плз. Q16.0 Win7-64. Файл *.qip не формируется.

Эскизы прикрепленных изображений

Ответов

DuHast Просмотр профиля	Jan 17 2017, 18:15 Сообщение #2
Местный Группа: Свой Сообщений: 314 Регистрация: 13-07-06 Из: Москва Пользователь №: 18 797	Цитата(_Anatoliy @ Jan 17 2017, 12:03) При генерации процесс останавливается и висит так, как показано на картинке,ползунок бегает. Подскажите что делать,плз. Q16.0 Win7-64. Файл *.qip не формируется. Помню была какая-то проблема с этой коркой ещё в 11 квартусе (не помню какая), поменял язык генерации с VHDL на Verilog и всё заработало. Может и Вам поможет.

_Anatoliy Просмотр профиля	Jan 18 2017, 06:52 Сообщение #3
Утомлённый солнцем Группа: Свой Сообщений: 2 646 Регистрация: 15-07-06 Из: г.Донецк ДНР Пользователь №: 18 832	Цитата(DuHast @ Jan 17 2017, 21:15) Помню была какая-то проблема с этой коркой ещё в 11 квартусе (не помню какая), поменял язык генерации с VHDL на Verilog и всё заработало. Может и Вам поможет. Не, не помогло. Вопрос решился только когда решил попробовать сгенерить корку в Q16.1, сгенерил без проблем. Но там свои заморочки проблема с Q16.1 По ходу вопрос - как со стороны авалон работать с шиной данных при хардовой реализации контроллера DDR2? Тактовая получается у меня 400МГц, многовато,имхо.Чип Arria V.

EugeneS Просмотр профиля	Jan 18 2017, 08:17 Сообщение #4
Частый гость Группа: Свой Сообщений: 181 Регистрация: 28-08-04 Пользователь №: 557	QUOTE (_Anatoliy @ Jan 18 2017, 09:52) Не, не помогло. Вопрос решился только когда решил попробовать сгенерить корку в Q16.1, сгенерил без проблем. Но там свои заморочки проблема с Q16.1 По ходу вопрос - как со стороны авалон работать с шиной данных при хардовой реализации контроллера DDR2? Тактовая получается у меня 400МГц, многовато,имхо.Чип Arria V. Посмотри разницу между AFI clock domain и Avalon clock domain

_Anatoliy Просмотр профиля	Jan 18 2017, 08:41 Сообщение #5
Утомлённый солнцем Группа: Свой Сообщений: 2 646 Регистрация: 15-07-06 Из: г.Донецк ДНР Пользователь №: 18 832	Цитата(EugeneS @ Jan 18 2017, 11:17) Посмотри разницу между AFI clock domain и Avalon clock domain Да,там в 2 раза ниже,спасибо. А как настроить корку для работы не с Avalon а с AFI? У меня в корке нет портов afi_wdata и afi_rdata. И ещё вопрос. Меня не устраивает пропускная способность, хочу поставить две микросхемы памяти и работать с 32-х битными данными, но похоже что хард-версия такой режим не поддерживает. Это так? Только софтовый вариант? Или задействовать два хард-контроллера,по одному на каждую микросхему?Или лучше поставить DDR3?

EugeneS Просмотр профиля	Jan 18 2017, 11:05 Сообщение #6
Частый гость Группа: Свой Сообщений: 181 Регистрация: 28-08-04 Пользователь №: 557	QUOTE (_Anatoliy @ Jan 18 2017, 11:41) Да,там в 2 раза ниже,спасибо. А как настроить корку для работы не с Avalon а с AFI? У меня в корке нет портов afi_wdata и afi_rdata. И ещё вопрос. Меня не устраивает пропускная способность, хочу поставить две микросхемы памяти и работать с 32-х битными данными, но похоже что хард-версия такой режим не поддерживает. Это так? Только софтовый вариант? Или задействовать два хард-контроллера,по одному на каждую микросхему?Или лучше поставить DDR3? По моему AFI для PHY а не для юзера. Хард-контроллер Arria V GX до 40bit.