АЦП+JESD204B+Xilinx, Подключание АЦП Опции

[Anton1990]

Всем добрый день.
Есть АЦП с выходом JESD204B подключенная к ПЛИС Kintex.
Поскольку раньше такие АЦП не использовал назрел вопрос.
Собственно как в ПЛИС реализовать JESD204B, или уже есть готовые IP, или нужно покупать IP. В общем поделитесь как Вы это делаете?
Заранее спасибо за ответы.

[dm.pogrebnoy]

Все варианты возможны.
Самый простой - купить https://www.xilinx.com/products/intellectua...di-jesd204.html
Самый дешевый - написать самому.

[Anton1990]

Все варианты возможны.
Самый простой - купить https://www.xilinx.com/products/intellectua...di-jesd204.html
Самый дешевый - написать самому.

Если писать самому - стоит оно того? Или лучше не заморачиваться? Как там с сложностью? Для меня главное время.

[alexadmin]

Если писать самому - стоит оно того? Или лучше не заморачиваться? Как там с сложностью? Для меня главное время.

Если только один АЦП и не стоит вопрос строго фиксированной задержки, то по сути вся корка - правильно настроить трансивер (ну почти). Все что там накручено в стандарте в первую очередь обращено на систему с несколькими АЦП работающими синфазно и обеспечение строго фиксированной задержки от момента сэмплирования до получения данных внури FPGA. Хотя если главное время, то, конечно, купить...

[_Anatoliy]

Если только один АЦП и не стоит вопрос строго фиксированной задержки, то по сути вся корка - правильно настроить трансивер (ну почти). Все что там накручено в стандарте в первую очередь обращено на систему с несколькими АЦП работающими синфазно и обеспечение строго фиксированной задержки от момента сэмплирования до получения данных внури FPGA. Хотя если главное время, то, конечно, купить...

Упаду на хвост. Тогда,если только один АЦП, с сигналом SYSREF можно не заморачиваться? Что подавать вместо него?
тема JESD204

[alexadmin]

Упаду на хвост. Тогда,если только один АЦП, с сигналом SYSREF можно не заморачиваться? Что подавать вместо него?
тема JESD204

На АЦП в том или ином виде его может быть необходимо подать, иначе АЦП не войдет в рабочий режим (надо индивидуально читать про чип). Можно сформировать однократный импульс, в некоторых китах его попросту от механической кнопки запараллеливают. Со стороны FPGA опять-таки - если свое ядро, то не использовать, если чье-то - надо читать описание, sysref может быть обязательным для входа в режим выдачи данных пользователю.