Переход с Cyclone III на MAX10. Опции

[Jenya7]

У нас заканчиваются LEs и мы решили перейти на MAX10.
Проблема следующая.
В Cyclone III внешняя загрузочная память. Есть программа на С# которая загружает *.rpd файл через UART.
В MAX10 загрузочная память находиться внутри. Как мне загрузить прошивку в MAX10? Нужен какой то бутлодер или есть какой то другой механизм?

[jorikdima]

Можно по-иоему и без ниоса, насколько я помню, когда интересовался этим вопросом, у меня не возникло ощущения что ниос обязательный. Идея в том, что используя их IP для работы с внутренней флэш (On Chip Flash IP Core), нужно туда записать данные. Ниос лишь пример того, как можно управлять этим IP. Но можно и своей логикой видимо. В том числе логикой преобразования вашего уарта в команды к этому IP.
https://www.altera.com/en_US/pdfs/literatur..._m10_config.pdf
Страница 41

[Jenya7]

Можно по-иоему и без ниоса, насколько я помню, когда интересовался этим вопросом, у меня не возникло ощущения что ниос обязательный. Идея в том, что используя их IP для работы с внутренней флэш (On Chip Flash IP Core), нужно туда записать данные. Ниос лишь пример того, как можно управлять этим IP. Но можно и своей логикой видимо. В том числе логикой преобразования вашего уарта в команды к этому IP.
https://www.altera.com/en_US/pdfs/literatur..._m10_config.pdf
Страница 41

Спасибо. Попробую вникнуть. Их объяснения расчитанны на людей глубоко в теме. Я например смотрю на это как на китайский.

Accessing Remote System Upgrade through User Logic
The following example shows how the input and output ports of a WYSIWYG atom are defined in the MAX 10 device.

fiftyfivenm_rublock <rublock_name>
(
.clk(<clock source>),
.shiftnld(<shiftnld source>),
.captnupdt(<captnupdt source>),
.regin(<regin input source from the core>),
.rsttimer(<input signal to reset the watchdog timer>),
.rconfig(<input signal to initiate configuration>),
.regout(<data output destination to core>)
);
defparam <rublock_name>.sim_init_config = <initial configuration for simulation
only>;
defparam <rublock_name>.sim_init_watchdog_value = <initial watchdog value for
simulation only>;
defparam <rublock_name>.sim_init_config = <initial status register value for
simulation only>;

[jorikdima]

Спасибо. Попробую вникнуть. Их объяснения расчитанны на людей глубоко в теме. Я например смотрю на это как на китайский.

Так а на HDL язык вы как смотрите? Если тоже как на китайский, то да, не стоит Вам, насколько я понимаю все это, нужно на логике сэмулировать то, что делается в их примерах с ниосом. Ну точнее то, что нужно из этих примеров. На ниосе (на цпу вообще) это скорее всего просто удобнее сделать, но ставить ниос только для этого... да, не очень. Поэтому делайте прослойку между уартом и этим IP.

Проблема в том, что голый чип или чип со слетевшей прошивкой, кроме как по JTAG не зашьешь. Вот это плохо.