АЦП+JESD204B+Xilinx - Форум разработчиков электроники ELECTRONIX.ru

АЦП+JESD204B+Xilinx, Подключание АЦП

Anton1990 Просмотр профиля	Feb 4 2017, 06:54 Сообщение #1
Частый гость Группа: Участник Сообщений: 155 Регистрация: 26-04-12 Пользователь №: 71 584	Всем добрый день. Есть АЦП с выходом JESD204B подключенная к ПЛИС Kintex. Поскольку раньше такие АЦП не использовал назрел вопрос. Собственно как в ПЛИС реализовать JESD204B, или уже есть готовые IP, или нужно покупать IP. В общем поделитесь как Вы это делаете? Заранее спасибо за ответы.

Ответов

dm.pogrebnoy Просмотр профиля	Feb 4 2017, 13:02 Сообщение #2
Знающий Группа: Свой Сообщений: 747 Регистрация: 11-04-07 Пользователь №: 26 933	Все варианты возможны. Самый простой - купить https://www.xilinx.com/products/intellectua...di-jesd204.html Самый дешевый - написать самому. -------------------- imt-yar.ru

Anton1990 Просмотр профиля	Feb 4 2017, 13:14 Сообщение #3
Частый гость Группа: Участник Сообщений: 155 Регистрация: 26-04-12 Пользователь №: 71 584	Цитата(dm.pogrebnoy @ Feb 4 2017, 16:02) Все варианты возможны. Самый простой - купить https://www.xilinx.com/products/intellectua...di-jesd204.html Самый дешевый - написать самому. Если писать самому - стоит оно того? Или лучше не заморачиваться? Как там с сложностью? Для меня главное время.

alexadmin Просмотр профиля	Feb 6 2017, 07:50 Сообщение #4
Знающий Группа: Свой Сообщений: 572 Регистрация: 17-11-05 Из: СПб, Россия Пользователь №: 10 965	Цитата(Anton1990 @ Feb 4 2017, 16:14) Если писать самому - стоит оно того? Или лучше не заморачиваться? Как там с сложностью? Для меня главное время. Если только один АЦП и не стоит вопрос строго фиксированной задержки, то по сути вся корка - правильно настроить трансивер (ну почти). Все что там накручено в стандарте в первую очередь обращено на систему с несколькими АЦП работающими синфазно и обеспечение строго фиксированной задержки от момента сэмплирования до получения данных внури FPGA. Хотя если главное время, то, конечно, купить...

_Anatoliy Просмотр профиля	Feb 6 2017, 09:20 Сообщение #5
Утомлённый солнцем Группа: Свой Сообщений: 2 646 Регистрация: 15-07-06 Из: г.Донецк ДНР Пользователь №: 18 832	Цитата(alexadmin @ Feb 6 2017, 10:50) Если только один АЦП и не стоит вопрос строго фиксированной задержки, то по сути вся корка - правильно настроить трансивер (ну почти). Все что там накручено в стандарте в первую очередь обращено на систему с несколькими АЦП работающими синфазно и обеспечение строго фиксированной задержки от момента сэмплирования до получения данных внури FPGA. Хотя если главное время, то, конечно, купить... Упаду на хвост. Тогда,если только один АЦП, с сигналом SYSREF можно не заморачиваться? Что подавать вместо него? тема JESD204

alexadmin Просмотр профиля	Feb 6 2017, 10:01 Сообщение #6
Знающий Группа: Свой Сообщений: 572 Регистрация: 17-11-05 Из: СПб, Россия Пользователь №: 10 965	Цитата(_Anatoliy @ Feb 6 2017, 12:20) Упаду на хвост. Тогда,если только один АЦП, с сигналом SYSREF можно не заморачиваться? Что подавать вместо него? тема JESD204 На АЦП в том или ином виде его может быть необходимо подать, иначе АЦП не войдет в рабочий режим (надо индивидуально читать про чип). Можно сформировать однократный импульс, в некоторых китах его попросту от механической кнопки запараллеливают. Со стороны FPGA опять-таки - если свое ядро, то не использовать, если чье-то - надо читать описание, sysref может быть обязательным для входа в режим выдачи данных пользователю.

SUPER_21 Просмотр профиля	Feb 7 2017, 10:31 Сообщение #7
Участник Группа: Участник Сообщений: 22 Регистрация: 26-07-16 Из: Беларусь Пользователь №: 92 718	Цитата(alexadmin @ Feb 6 2017, 13:01) На АЦП в том или ином виде его может быть необходимо подать, иначе АЦП не войдет в рабочий режим (надо индивидуально читать про чип). Можно сформировать однократный импульс, в некоторых китах его попросту от механической кнопки запараллеливают. Со стороны FPGA опять-таки - если свое ядро, то не использовать, если чье-то - надо читать описание, sysref может быть обязательным для входа в режим выдачи данных пользователю. По моему там должна опция быть переключение в subclass 0 - т.е режим без подстройки детерменированной задержки

_Anatoliy Просмотр профиля	Feb 7 2017, 11:43 Сообщение #8
Утомлённый солнцем Группа: Свой Сообщений: 2 646 Регистрация: 15-07-06 Из: г.Донецк ДНР Пользователь №: 18 832	Цитата(SUPER_21 @ Feb 7 2017, 13:31) По моему там должна опция быть переключение в subclass 0 - т.е режим без подстройки детерменированной задержки Есть такая опция. Так а может и правда для одного АЦП (или ЦАП)перейти в этот режим и не дёргаться, а alexadmin? Или могут быть какие нюансы?

alexadmin Просмотр профиля	Feb 7 2017, 12:51 Сообщение #9
Знающий Группа: Свой Сообщений: 572 Регистрация: 17-11-05 Из: СПб, Россия Пользователь №: 10 965	Цитата(_Anatoliy @ Feb 7 2017, 14:43) Есть такая опция. Так а может и правда для одного АЦП (или ЦАП)перейти в этот режим и не дёргаться, а alexadmin? Или могут быть какие нюансы? Не готов утверждать 100%. Для subclass 0 sysref не нужен. Но в таком режиме я ни разу не пытался работать, так что своим опытом подтведить не могу. Я бы в данном случае не пожалел подключить sysref к самой FPGA, чтобы перестраховаться. Если не понадобится - ну и слава богу.

_Anatoliy

Feb 7 2017, 13:28

Сообщение #10

Утомлённый солнцем

Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832

Цитата(alexadmin @ Feb 7 2017, 15:51)

Не готов утверждать 100%. Для subclass 0 sysref не нужен. Но в таком режиме я ни разу не пытался работать, так что своим опытом подтведить не могу. Я бы в данном случае не пожалел подключить sysref к самой FPGA, чтобы перестраховаться. Если не понадобится - ну и слава богу.

Спасибо! Согласен, это не помешает. Но тут есть некоторое недопонимание принципа работы этого самого sysref. Если его формировать из FPGA асинхронно просто как логический импульс некоторой длительности то возникнет проблема с сетапами и холдами. На диаграммах этот импульс всегда рисуется синхронно с клоком. Сформировать его синхронно на частоте 2ГГц тоже непонятно как

Есть ли у Вас какие мысли по этому поводу?

Эскизы прикрепленных изображений

alexadmin Просмотр профиля	Feb 7 2017, 14:07 Сообщение #11
Знающий Группа: Свой Сообщений: 572 Регистрация: 17-11-05 Из: СПб, Россия Пользователь №: 10 965	Цитата(_Anatoliy @ Feb 7 2017, 16:28) Спасибо! Согласен, это не помешает. Но тут есть некоторое недопонимание принципа работы этого самого sysref. Если его формировать из FPGA асинхронно просто как логический импульс некоторой длительности то возникнет проблема с сетапами и холдами. На диаграммах этот импульс всегда рисуется синхронно с клоком. Сформировать его синхронно на частоте 2ГГц тоже непонятно как Есть ли у Вас какие мысли по этому поводу? Формально да - берется специальный синтезатор, который порождает sysref в заданной фазе относительно клока. Если рассматривать этот sysref - чисто как путь отступления, то можно нагородить схемку, которая бы работала на базе клока трансивера (порождаемого из клока АЦП) и могла дергать sysref с возможностью, к примеру, изменения задержки в выходном пине. Задержку, если что-то пойдет не так, выбирать экспериментально.

_Anatoliy Просмотр профиля	Feb 7 2017, 16:04 Сообщение #12
Утомлённый солнцем Группа: Свой Сообщений: 2 646 Регистрация: 15-07-06 Из: г.Донецк ДНР Пользователь №: 18 832	Цитата(alexadmin @ Feb 7 2017, 17:07) Формально да - берется специальный синтезатор, который порождает sysref в заданной фазе относительно клока. Если рассматривать этот sysref - чисто как путь отступления, то можно нагородить схемку, которая бы работала на базе клока трансивера (порождаемого из клока АЦП) и могла дергать sysref с возможностью, к примеру, изменения задержки в выходном пине. Задержку, если что-то пойдет не так, выбирать экспериментально. Спасибо! Синтезатор такой нашёл, но опять вопрос : он вырабатывает импульс заданной длительности, а в описании на корку JESD204B для Альтеры даётся формула для расчёта частоты! sysref. Здесь как? И частота не маленькая, десятки мегагерц(т.е. управление синтезатором по SPI для выдачи импульса не годится).

alexadmin Просмотр профиля	Feb 8 2017, 08:05 Сообщение #13
Знающий Группа: Свой Сообщений: 572 Регистрация: 17-11-05 Из: СПб, Россия Пользователь №: 10 965	Цитата(_Anatoliy @ Feb 7 2017, 19:04) Спасибо! Синтезатор такой нашёл, но опять вопрос : он вырабатывает импульс заданной длительности, а в описании на корку JESD204B для Альтеры даётся формула для расчёта частоты! sysref. Здесь как? И частота не маленькая, десятки мегагерц(т.е. управление синтезатором по SPI для выдачи импульса не годится). Я работал конкретно с синтезатором LMK04828. У него есть возможность формироват sysref однократно (что рекомендуется TI) или периодически. Импульсы порождаемые на sysref являются деленным в определенное число раз (16-32) клоком идущим на АЦП. И там, как мне кажется, формировать этот syref можно по команде через SPI либо аппаратным сигналом от FPGA. В любом случае это является лишь командой для начала формирования, а непосредственно за формирование отвечает LMK.

_Anatoliy Просмотр профиля	Feb 8 2017, 08:51 Сообщение #14
Утомлённый солнцем Группа: Свой Сообщений: 2 646 Регистрация: 15-07-06 Из: г.Донецк ДНР Пользователь №: 18 832	Цитата(alexadmin @ Feb 8 2017, 11:05) Я работал конкретно с синтезатором LMK04828. У него есть возможность формироват sysref однократно (что рекомендуется TI) или периодически. Импульсы порождаемые на sysref являются деленным в определенное число раз (16-32) клоком идущим на АЦП. И там, как мне кажется, формировать этот syref можно по команде через SPI либо аппаратным сигналом от FPGA. В любом случае это является лишь командой для начала формирования, а непосредственно за формирование отвечает LMK. А я хотел использовать AD9525 (он вроде попроще),но тогда пришлось бы ещё один синтезатор ставить. А LMK и один справится. Спасибо!

=SSN= Просмотр профиля	Feb 8 2017, 09:03 Сообщение #15
Частый гость Группа: Участник Сообщений: 161 Регистрация: 9-09-08 Из: РФ Пользователь №: 40 076	Цитата(_Anatoliy @ Feb 8 2017, 11:51) А я хотел использовать AD9525 (он вроде попроще),но тогда пришлось бы ещё один синтезатор ставить. А LMK и один справится. У ADI, вроде, тоже есть синтезаторы с поддержкой JESD204B: AD9528, HMC7044. Цитата The AD9528 is a two-stage PLL with an integrated JESD204B SYSREF generator for multiple device synchronization. Сообщение отредактировал =SSN= - Feb 8 2017, 09:02