Конфигурирование ПЛИС микропроцессором., Проблемы с загрузкой. Опции

[Prusak]

Здравствуйте.
Пытаюсь произвести конфигурацию ПЛИСа на плате S3 Starter Kit. Процесс конфигурации производит микропроцессор путем дергания выводов GPIO. Режим загрузки Slave serial. Проблема одна и таже: ПЛИС не конфигурируется - сигнал Done не устанавливается в 1. Из флешки XCF Kit'а ПЛИС грузится прекрасно. Возможных неиспрвностей я вижу две:
1)Процессор грузит неверные данные.
Для проверки этой версии создал ядро ChipScope, подсоединил к выводу DIN ПЛИС, и вывода на который подал CCLK от процессора. Данные которые выдает процессор совпадают с содержимым bin файла загрузки, и устанавливаются грамотно - т.е сначала данные, потом фронт CCLK. Данные читаются из bin файла 32-х разрядными словами, грузятся - сначала младший бит, потом старший.
2)Неверны сами данные для конфигурации.
Данные для загрузки формировал в Impact'е, (установил галку в пункте создания bin файла). Для проверки второй версии подсоединил ядро ChipScop'a к выходу флешки XCF на плате и произвел чтение с помощь того же CCLK - данные НЕ совпадают с bin файлом (проверил только первые 70 бит).

Вот здесь у меня возникло 2 вопроса:
1)А как правильно сформировать данные для загрузки по serial mode?? Что-то не нашел вразумительной информации по этому поводу кроме XAPP502 (Using a Microprocessor to Configure Xilinx FPGAs via Slave Serial or SelectMAP Mode).
2)В каком порядке грузить данные в ПЛИС в режиме Slave Serial??

[vladec]

Спартан3 из контроллера грузится нормально, проверялось.
1. Грузить байты из bin файла надо со старшего бита.
2. Еще обратите внимание на электрическое соласование сигналов Progr, Din, Cclk, поскольку их входное напряжение 2,5В, то на 3В выходах контроллера должны стоять последовательные резисторы порядка 1к - 2к.
3. Кроме того, по сравнению с более ранними микросхемами Xilinx Спартан3 обнаружил такую особенность: происходит запуск микросхемы в работу еще до загрузки последней порции (нескольких байт) данных и соответственно до установки сигнала Done. Такое преждевременное появление сигналов на ножках сбивало у меня процесс загрузки и я долго не мог понять, в чем дело.

Еще в дополнение не забудьте, как и для других FPGA Xilinx для Спартана3 после сигнала Progr необходимо перед загрузкой выдержать паузу порядка 100мкс.