MIPI на MAX10, Возможно ли? Опции

[alexPec]

Доброго дня всем.

Хочу на MAX10 завести MIPI CSI2 2-lane. Нашел у альтеры документ "MIPI D-PHY Solution with Passive Resistor Networks"
AN-754. Там написано при тесте MIPI D-phy на max10 "720 mbps" (картинка). В соответствии со стандартом, данные - DDR, т.е. и по фронту и по спаду. Пытаюсь поставить в Q16.1 io мегафункцию DDR IO - говорит, что семейство MAX10 не поддерживает такую опцию. В структуре IO вроде есть DDR регистры. Подскажите как их задействовать? Или на логике городить DDR-ввод?
И в AN ни слова ни про DDR, ни про клок. Кто-нибудь делал вообще на альтере MIPI D-phy таким образом?

Эскизы прикрепленных изображений

 

[AVR]

Прошу прощения, не по теме: Вы делаете это полностью на своей логике (с нуля)? Насколько это сложно? Я как-то горел желанием сделать такой интерфейс MIPI CSI2 для ввода данных в проц.

[alexPec]

Прошу прощения, не по теме: Вы делаете это полностью на своей логике (с нуля)? Насколько это сложно? Я как-то горел желанием сделать такой интерфейс MIPI CSI2 для ввода данных в проц.

Да вроде не сложно, по крайней мере для камеры CSI2. Там синхронизация, код старта, тип пакета, длина, стоп-код. Ну и плюс по мелочи. А так, насколько я понял, основная беда это физику реализовать. Там клок (у меня по крайней мере) не постоянный, десериализер с ПЛЛ не поставишь, а скорости - 600+ mbps. В общем, пока что, в моем понимании, если байты получить - остальное займет пару десятков строчек чтобы поток полезный получить.
Но это не стандарт полностью, а только та часть, которая мне для камеры нужна.