Тактовая AD9361, Согласование уровней CLK Опции

[Timur_AVASYS]

Доброго времени суток!


Разрабатываю систему связи на микросхеме AD9361.

Возникла проблема подключения внешнего тактового сигнала, который требует уровень 1.3 В p-p.

Для тактирования системы использую clock distribution, который выводит CLK 20 МГц CMOS 1.8 В. (clock distribution также тактирует ПЛИС(LVDS)).

Вот что написано в референс мануале на AD9361 (UG-570):

The level for the clock should be 1.3 V p-p maximum(lower
swings can be used but will limit performance). This signal can
be a clipped sine wave or a CMOS signal. The best performance
will be seen with the highest slew rate possible.
The XTALN (Pin M12) has an input resistance of ~ 10kΩ in
parallel with 10 pF.

Использовать отдельный тактовый генератор для AD9361 я не могу так, как хочется чтобы тактовая была одна для всей системы.

Найти clock distribution с нужным выходом не удалось.

Какие варианты деления уровня тактового сигнала можно применить? Может резистивный делитель? Или делитель на конденсаторах? Или на диодах ограничитель сделать? Или есть микросхема, которая сможет преобразовать уровень сигнала до 1.3 В на 20 МГц с малым джиттером?

Сообщение отредактировал Timur_AVASYS - Mar 7 2017, 12:56

[VladimirB]

Нет ощущения, что там опечатка? Правильный вариант "не менее", как мне кажется. Упоминание CMOS рядом так же намекает.

Опечатки там скорее всего нет, т.к. питание 1.3В

Доброго времени суток!
Разрабатываю систему связи на микросхеме AD9361.
Возникла проблема подключения внешнего тактового сигнала, который требует уровень 1.3 В p-p.
Для тактирования системы использую clock distribution, который выводит CLK 20 МГц CMOS 1.8 В. (clock distribution также тактирует ПЛИС(LVDS)).
..
Какие варианты деления уровня тактового сигнала можно применить? Может резистивный делитель? Или делитель на конденсаторах? Или на диодах ограничитель сделать? Или есть микросхема, которая сможет преобразовать уровень сигнала до 1.3 В на 20 МГц с малым джиттером?

Взять любой КМОП буфер, поддерживающий питание 1.3В. Вот первый, например, первый попавшийся в гугле: 74AVCH1T45.
Джиттера буфер много не добавит: помниться тут в теме про PLL кто-то фазовые шумы ТиниЛоджиков мерял - они очень низкие получались.
Ну и резистивный делитель никто не отменял. Я бы два этих варианта заложил, а там какой лучше окажется.

Сами мы на своих платах кварц Epson 40МГц пока юзаем - работает. Внешнее тактирование ещё не пробовали.

P.S.
ИМХО по AD9361 у аналоговых девиц чего-то выпрашивать на форуме бесполезно.
Микросхема сложно-навороченная, а к ней даташитик страниц на 20 приложили и UG на 128 страниц.
Вопросов тьма, а ответов на форумах нету. Типовой ответ, такой же как и в UG: "смотрите код на C++".