Здравствуйте Не смог разобраться сам. Использую "Квартус-15" Есть конструкция на Верилоге типа такой:
always....
a[10:0] <= b[9:0] * c[9:0];
Компилирую для "Циклона-5", он подстёгивает аппаратный перемножитель. Когда переделал проект на "Макс-10", Квартус упорно поедает логические ячейки, а перемножители не трогает. Поскольку таких умножений у меня много, то становится совсем грустно. Понимаю, что структуры ячеек "Циклона-5" и "Макса-10" отличаются, но если подстёгиваю альтеровскую IP функцию то всё как надо делается.
Как заставить Квартус использовать аппаратные перемножители?
|