| |
|
 |
Ответов
|
|
 Jun 2 2006, 08:52
|
Участник
Группа: Свой
Сообщений: 42
Регистрация: 11-04-06
Пользователь №: 16 005
|
У Xilinx есть пара appnotes, посвященных разработке контроллеров DDR SDRAM (к примеру, xapp678c, xapp688) для VirtexII\IIPro. Задача там состояла, помнится, в том, чтоб задержать сигнал строба данных относительно опорного клока. Они ее достаточно успешно решили - линия задержки на цепочке из LUT, закрепленная RPM, плюс схема калибрации "длины" линии (delay calibration circuit), работающей постоянно. IP контроллера, который они поставляют, работает именно с этой схемкой линии задержки. Так что прецедент создания линии задержки на внутренних ресурсах кристалла - есть, причем, официальный, от производителя  .
|
|
|
|
|
|
|
|
Aug 30 2006, 06:48
|
Знающий
Группа: Свой
Сообщений: 758
Регистрация: 11-07-05
Из: Понаехал (Мск)
Пользователь №: 6 688
|
Цитата(daemonDX @ Jun 2 2006, 12:52)  У Xilinx есть пара appnotes, посвященных разработке контроллеров DDR SDRAM (к примеру, xapp678c, xapp688) для VirtexII\IIPro. Задача там состояла, помнится, в том, чтоб задержать сигнал строба данных относительно опорного клока. Они ее достаточно успешно решили - линия задержки на цепочке из LUT, закрепленная RPM, плюс схема калибрации "длины" линии (delay calibration circuit), работающей постоянно. IP контроллера, который они поставляют, работает именно с этой схемкой линии задержки. Так что прецедент создания линии задержки на внутренних ресурсах кристалла - есть, причем, официальный, от производителя . Да только он хз как работает и проверить на симуляции его не возможно - я уже сталкивался с этим контроллером - 4 месяца головой ап стену бился - тольку пока мало... продолжаю - PAR модель для симуляции ваще в принципе не работает - щас с ксайлинсксами связываемся по теме....
|
|
|
|
|
|
Сообщений в этой теме
 Akakiy Временные задержки Nov 18 2004, 16:27 3.14 Если Вы планируете дискреты задержек осуществлять ... Nov 18 2004, 17:37 NeoN выбирай на вкус Nov 18 2004, 18:43 левша Цитата(3.14 @ Nov 18 2004, 08:37 PM)Если Вы п... Nov 20 2004, 12:18 3.14 Интересно, а у Altera есть констрейн типа MINDELAY... Nov 22 2004, 17:17 Инженер Задержку можно получить включением принудельно лог... Dec 29 2004, 05:51 khach У Xilinx уже есть ( но только для Virtex-4).
Искат... Dec 29 2004, 14:48 Barbarossa Цитата(Инженер @ Dec 29 2004, 08:51)Задержку ... Dec 29 2004, 20:16 //Nikson Цитата(Barbarossa @ Dec 29 2004, 23:16) А... May 24 2006, 01:23 des00 Цитата(//Nikson @ May 23 2006, 20:23) есл... May 24 2006, 04:56 iosifk Цитата(Akakiy @ Nov 18 2004, 20:27) Есть ... May 24 2006, 06:44 //Nikson ЦитатаЗа такое сразу руки вырвать
Ну, прежде чем м... May 25 2006, 22:49 ilya79 des00>>Насчет IDELAY ну во первых все это то... May 26 2006, 03:44 des00 Цитата(ilya79 @ May 25 2006, 22:44) des00... May 26 2006, 04:41 disel 2 //Nikson
То что изображено на присоединенном эск... May 26 2006, 07:01 Very_hard ЦитатаПростите меня великодушно а где в этом текст... May 26 2006, 07:41 des00 Цитата(Very_hard @ May 26 2006, 02:41) Th... May 26 2006, 08:14 Very_hard Цитатая бы перевел все же эту фразу бы так
"Э... May 26 2006, 08:37 des00 Цитата(Very_hard @ May 26 2006, 03:37) Ци... May 26 2006, 08:51 Very_hard Цитатаи вот именно о точности всего IO буфера c ID... May 26 2006, 09:51 des00 Цитата(Very_hard @ May 26 2006, 04:51) а ... May 26 2006, 13:57 //Nikson ЦитатаОбсуждать имеет смысл только задержки, получ... May 26 2006, 13:44 Very_hard ЦитатаЕсли вы также оцениваете точность преобразов... May 26 2006, 14:26
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
Временные задержки
