реклама на сайте
подробности

 
 
> Децимация с произвольной финальной частотой, Подскажите правильный алгоритм
syoma
сообщение Apr 5 2017, 08:34
Сообщение #1


Профессионал
*****

Группа: Свой
Сообщений: 1 817
Регистрация: 14-02-07
Из: наших, которые работают за бугром
Пользователь №: 25 368



Привет, подскажите, как правильно сделать децимацию.
Есть исходный сигнал, который семплируется АЦП с частотой дискретизации 96кГц. Этот сигнал проходит через ПЛИС и подается на вход DSP. Проблема в том, что DSP работает с другой частотой и эта частота может меняться во время работы и может быть любой в диапазоне от 36 до 48кГц. Если тупо ставить антиалиасинговый фильтр на 18кГц, появляется проблема с тем, какой отсчет подавать на DSP - если просто последний, то я чувствую, что это неправильно.

Подскажите пожалуйста, как разруливаются такие ситуации?


Вот нашел похожую App Note https://www.xilinx.com/support/documentatio...tes/xapp936.pdf
Это правильный подход?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
V_G
сообщение Apr 5 2017, 13:11
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 818
Регистрация: 15-10-09
Из: Владивосток
Пользователь №: 52 955



Непонятна постановка задачи. Если сигнал уже оцифрован и хранится в какой-то буферной памяти, то какая разница, с какой скоростью он будет обрабатываться дальше? Тут лишь вопрос, успеет ли проц справиться с потоком данных.
Или имеется в виду его дальнейшее восстановление после обработки (ЦАП)? Тогда заполняйте отсчетами вторую буферную память и считывайте ее в ЦАП со стабильной частотой...
Go to the top of the page
 
+Quote Post
syoma
сообщение Apr 5 2017, 14:08
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 817
Регистрация: 14-02-07
Из: наших, которые работают за бугром
Пользователь №: 25 368



Цитата(V_G @ Apr 5 2017, 15:11) *
Непонятна постановка задачи. Если сигнал уже оцифрован и хранится в какой-то буферной памяти, то какая разница, с какой скоростью он будет обрабатываться дальше?

В том-то и дело, что сигнал оцифровывается с определенной частотой и должен с минимальной задержкой поступить в DSP для дальнейшей обработки. Это система реального времени, поэтому никакая буферизация не приветствуется.

Цитата
Но если попробовать разбить интервал между отсчетами АЦП на несколько подинтервалов и для каждого высчитать
свое интерполированное значение, тем самым повысив скорость выдачи ПЛИС, то скачок фазы можно сделать минимальным.

У меня требование - минимальная задержка. При интерполяцию я тоже думаю, но ее надо хитрым образом считать.
Go to the top of the page
 
+Quote Post
adnega
сообщение Apr 5 2017, 14:20
Сообщение #4


Гуру
******

Группа: Свой
Сообщений: 2 724
Регистрация: 14-05-07
Из: Ярославль, Россия
Пользователь №: 27 702



Цитата(syoma @ Apr 5 2017, 17:08) *
У меня требование - минимальная задержка. При интерполяцию я тоже думаю, но ее надо хитрым образом считать.

Будет задержка от 1 до 2 тактов.
Интерполяция: оконный sinc - правильнее всего, но если задержка минимальная, то как быть с окном - не понятно.
При вашем соотношении частот и требованиях к задержке, видимо, последний отсчет лучше всего.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 11th August 2025 - 17:24
Рейтинг@Mail.ru


Страница сгенерированна за 0.01627 секунд с 7
ELECTRONIX ©2004-2016