Идеи по приему данных с 4-бит интерфейса Опции

[ataradov]

Собираются идеи по приему данных с интерфейса:
1. 4 бита и клок. При этом данные выставляются по фронту и спаду клока (DDR).
2. Максимальная частота клока - 150 МГц, но если не получится, то можно до 100 МГц опустить, но не желательно.
3. Нужно опционально двигать линии данных в пределах 1-10 нс, с шагом 1-2 нс.

Для пункта 3 пока что рассматриваются любые варианты, даже не рекомендуемые для широкого применения, типа задержки на внутренней логике. Внешние решения тоже рассматриваются, только не линии задержки за $10 / канал.

Выравнивание данных осуществляется пользователем "на глаз" по приему тестовых последовательностей, так что абсолютная точность задержки не важна, нужна просто возможность подвигать все относительно клока.

После приема ПЛИС будет восстанавливать из этого байтовый поток, выполнять простую фильтрацию и передавать все это на внешний интерфейс. Сильно много ресурсов для этого не нужно, так что чем дешевле решение, тем лучше.

Идеи?

Сообщение отредактировал ataradov - May 9 2017, 06:55

[Golikov A.]

вроде бы внутренние блоки задержки такую дискретность 1-2 нс не дадут.
Возможно придется городить что-то типа сетки частот со сдвигами и выбирать по какой из них щелкать данные для каждого бита, а потом через фифо пересинхронизировать.

не наврал, дадут дискретность даже лучше.