проблема с использованием clock Опции

[Evgeny72]

Добрый день!
Проблема вот в чем. Собрал проект, пара dual clock asynchronous FIFO. Наладку производил с установленным на этой же плате осциллятором. Все отлично работает. Но, нужно использовать clock с другой платы. При подключении clock сигнала с другой платы, как было изначально задумано, отлично работающий проект через несколько минут начинает "плыть". Частоты осциллятора и сигнала clock с другой платы одинаковы. Сигналы с осциллятора и сигнала сlock (с другой платы) заведены на входа ПЛИС группы PLL/DLL Input. При подаче клока с другой платы, пин с осциллятора на ПЛИС отключаю, удаляю в PIN Planer. Входные сигналы не меняю, меняется только способ подачи clock сигнала. Внутренний PLL ПЛИС не использую. Пробовал задействовать внутренний PLL плис, как с умножением на 2 и переделкой проекта под новую частоту, так и с коэффициентом умножения PLL равным 1. Результат то же - несколько минут начинает "плыть". ПЛИС 10M08SCE144. Может кто знает как решить проблему?

Сообщение отредактировал Evgeny72 - May 3 2017, 07:35

[Andrew Su]

Приветствую.
В похожем случае организовывал чтение из фифо на заведомо большей "внутренней" частоте, чем частота,
на которой оно заполняется.
Для этого пришлось добавить небольшой автомат, который отслеживал момент, когда фифо становится
"почти пустым".
Удачи.

[sonycman]

Приветствую.
В похожем случае организовывал чтение из фифо на заведомо большей "внутренней" частоте, чем частота,
на которой оно заполняется.
Для этого пришлось добавить небольшой автомат, который отслеживал момент, когда фифо становится
"почти пустым".
Удачи.

Такой метод приведёт к большому джиттеру на ЦАПе, когда данные на него будут поступать неравномерно.
Для качественного воспроизведения аудио это не подходит.