Будьте бдительны при просмотре документации, в частности на STM Опции

[KARLSON]

Здравствуйте.
Произошёл со мной казус по неопытности. Выбирал я мк от STM c высокоскоростным SPI (не менее 36 Мбит/с). Прошёлся по ихнему сайту, наткнулся на 429, про который говорят, что у него аж 6 SPI до 45 Мбит. Посмотрел на главную страницу документации, правда, "Up to 6 SPIs (45 Mbits/s)".
Как оказалось, да ни фига подобного. В дебрях документации написано. "The devices feature up to six SPIs in slave and master modes in full-duplex and simplex communication modes. SPI1, SPI4, SPI5, and SPI6 can communicate at up to 45 Mbits/s, SPI2 and SPI3 can communicate at up to 22.5 Mbit/s. "
Будьте бдительны, коллеги. Проверяйте все частоты тактирования всей необходимой периферии хотя бы в Cube.

[ViKo]

Так многие пишут - в рекламных строчках суперпараметры, в дебрях даташита всплывают нюансы. На ОУ от Analog Devices, например. Но ведь не врут. Просто недоговаривают. :-) Для того и дана голова за плечами.

[jcxz]

Так многие пишут - в рекламных строчках суперпараметры, в дебрях даташита всплывают нюансы. На ОУ от Analog Devices, например. Но ведь не врут. Просто недоговаривают. :-) Для того и дана голова за плечами.

Так эти параметры тактирования они в самом начале описания системы тактирования в UG описаны. "Clock tree". Как можно было не заметить?
А дальше - просто посмотреть карту распределения периферии по шинам и всё становится понятным.
Да и вообще - выбор STM32F429 для "высокоскоростного" SPI - весьма странный выбор.
Из почти всех знакомых мне Cortex-M, STM32F4x обладают наверное самым скромным по скоростным характеристикам SPI.
Ни FIFO (без него плохо на больших скоростях) ни режимов dual-/quad-SPI (всего-то single? , а dual уже при той же SCLK даёт вдвое больший поток) ни DDR.
И возможности по аппаратному управлению сигналами CS сильно ограничены (или вообще нет? что-то не помню).
Взять тот же Tiva TM4C129xx - есть и FIFO и dual-/quad- и SCLK=30МГц я на нём получал при 120МГц тактовой (может можно больше - не помню).