ALTLVDS_RX, Как принимает данные у Altera данный модуль ? Опции

[Flip-fl0p]

Хочу принять DVI сигнал от ПК и передать на LVDS матрицу.
C выводом изображения на матрицу проблем нет, тестовая картинка спокойно выводиться из фреймбуфера(в буфер картинку гружу по UART) и отображается на матрице.
Теперь настало время принимать поток данных от DVI источника и передавать их на матрицу.
Для принятия DVI сигнала планирую использовать модуль ALTLVDS_RX.
После принятия DVI сигнала необходимо выровнять фазы синхросигнала и потока данных.
Но столкнулся с полным непониманием, как ALTLVDS_RX замешивает данные со входа на выход. Никакой толковой информации в LVDS SERDES Transmitter/Receiver IP Cores User Guide я не нашёл.
Хотелось бы спросить более опытных коллег, в какую сторону смотреть.

[Maverick]

Хочу принять DVI сигнал от ПК и передать на LVDS матрицу.
C выводом изображения на матрицу проблем нет, тестовая картинка спокойно выводиться из фреймбуфера(в буфер картинку гружу по UART) и отображается на матрице.
Теперь настало время принимать поток данных от DVI источника и передавать их на матрицу.
Для принятия DVI сигнала планирую использовать модуль ALTLVDS_RX.
После принятия DVI сигнала необходимо выровнять фазы синхросигнала и потока данных.
Но столкнулся с полным непониманием, как ALTLVDS_RX замешивает данные со входа на выход. Никакой толковой информации в LVDS SERDES Transmitter/Receiver IP Cores User Guide я не нашёл.
Хотелось бы спросить более опытных коллег, в какую сторону смотреть.

личка
+
https://github.com/hamsternz/Artix-7-HDMI-processing

[Flip-fl0p]

личка
+
https://github.com/hamsternz/Artix-7-HDMI-processing

Спасибо большое ! Буду изучать. Хотя не всё можно будет перенести на Altera....

[Flip-fl0p]

Вроде разобрался.
Основная проблема была в неправильном понимании настройки "Use external PLL" под которой я понимал PLL, который выполнен в виде отдельной микросхемы.
Т.е внешний PLL - тот который не внутри ПЛИС.
Эта была ошибка, поскольку в данном модуле имеется ввиду будет ли создаваться внутри ядра свой PLL или нет. Неправильная трактовка фразы привела к неправильным настройкам модуля - и как следствие непонятной абракадабры на выходе.

[Maverick]

Вроде разобрался.
Основная проблема была в неправильном понимании настройки "Use external PLL" под которой я понимал PLL, который выполнен в виде отдельной микросхемы.
Т.е внешний PLL - тот который не внутри ПЛИС.
Эта была ошибка, поскольку в данном модуле имеется ввиду будет ли создаваться внутри ядра свой PLL или нет. Неправильная трактовка фразы привела к неправильным настройкам модуля - и как следствие непонятной абракадабры на выходе.

мои поздравления

[Flip-fl0p]

мои поздравления

Да беда с этим модулем, кучу времени убил, чтобы разобраться. Юзергайд содержит крайне скудную информацию, до многого приходиться просто догадываться. Картинок красивых не хватает Но ничего, трудную задачу тем интереснее решать, чем она сложнее.

Сообщение отредактировал Flip-fl0p - May 17 2017, 18:24