Есть ли у кого посчитанные параметры дифф.пары?, Ширина дор, расст.в паре, для FR-4 1,5мм Опции

[ANT]

Дифференциальные пары с нагрузкой 100 Ом, текстолит FR-4 1,5 мм. Вариант 1: двуслойная плата; вариант 2: 4-слойная плата. Может есть у кого-нибудь готовые значения для ширины дорожек, расстояния между проводниками пары и расстояния между парами. (Задача-то стандартная).

[Uree]

Подход конечно сильный, но как мне кажется избыточный. Если конструктор дал ПРАВИЛЬНОЕ задание производителю, а тот не стал фантазировать, а просто изготовил в соответствии с данным заданием, то и так в 10% разброс все впишется.

[PCBtech]

Подход конечно сильный, но как мне кажется избыточный. Если конструктор дал ПРАВИЛЬНОЕ задание производителю, а тот не стал фантазировать, а просто изготовил в соответствии с данным заданием, то и так в 10% разброс все впишется.

Кто-то любит "надеяться и верить".
А кому-то важно "знать и быть уверенным".

По секрету скажу - 50% поставляемых нами прототипов многослоек идут с контролем импеданса. А серийные заказы идут с контролем структуры слоев.

А насчет 10% разброса - это Вам надо почитать на нашем сайте статью про контроль импеданса. На самом деле очень много случайных величин оказывает на него серьезное непредсказуемое влияние.

[=AK=]

Подход конечно сильный, но как мне кажется избыточный.

Кто-то любит "надеяться и верить".
А кому-то важно "знать и быть уверенным".

А нельзя ли "знать и быть уверенным" без вышеописанного геморра? А то ведь, судя по описанию, процесс может длиться неделями. А разработчику важен-то не процесс, а результат.

Разве производителю ПП трудно описать типовые (предпочтительные) хар-ки платы и геом. размеры дорожек, позволяющие получить тот или иной импеданс? С учетом проведенного заранее тестирования на купонах.

Типовых вариантов не так уж много, имхо, их нетрудно свести в табличку. Наверняка все в основном используют дифф. пары на наружных слоях с волновым 100 Ом, для LVDS. Ну, может, еще дифф.пары для USB-2 с волновым 90 Ом. А кому нужно что-то другое, или кому времени не жалко, тот может общаться с производителем по описанному выше сценарию.

[PCBtech]

А нельзя ли "знать и быть уверенным" без вышеописанного геморра? А то ведь, судя по описанию, процесс может длиться неделями. А разработчику важен-то не процесс, а результат.

А нет никакого "геморра". Ничего противоречащего Вашим словам я не сказал.
1) Посчитайте импеданс в своей программе, спроектируйте плату и отправьте изготовителю.
2) Укажите, какие волновые сопротивления для вас важны (слой, ширина трассы, расстояние между трассами для диф. пар).
3) Получите от производителя "подтверждение" или "отчет о коррекции" и ждите платы.
Никакой задержки тут нет, есть просто дополнительная информация по измерению фактических значений.
И, кстати, ответственность изготовителя за выполнение задания - ибо в случае выхода импеданса за 10% он платы будет переделывать за свой счет.

Разве производителю ПП трудно описать типовые (предпочтительные) хар-ки платы и геом. размеры дорожек, позволяющие получить тот или иной импеданс? С учетом проведенного заранее тестирования на купонах.
Типовых вариантов не так уж много, имхо, их нетрудно свести в табличку. Наверняка все в основном используют дифф. пары на наружных слоях с волновым 100 Ом, для LVDS. Ну, может, еще дифф.пары для USB-2 с волновым 90 Ом.

Знаете, вариантов так много, что все не опишешь...
Но типовые можно описать, пожалуй. Идея правильная. Попробуем сделать такую табличку...

[=AK=]

1) Посчитайте импеданс в своей программе, спроектируйте плату и отправьте изготовителю.

Не имея никакой информации от производителя ПП, я спроектирую плату в какой-то степени "от балды". При этом цифры толщин и диэл. проницаемости, ессно, возьму "на глазок", покопавшись по сайтам разных производителей, выбрав какие-то "условно-усредненные" величины.

2) Укажите, какие волновые сопротивления для вас важны (слой, ширина трассы, расстояние между трассами для диф. пар).
3) Получите от производителя "подтверждение" или "отчет о коррекции" и ждите платы.

"Подтверждения" при первом заказе ожидать никак не приходится, т.к. угадать что "в ходу" у конкретного производителя не удастся. Вариантов слишком много.

Никакой задержки тут нет, есть просто дополнительная информация по измерению фактических значений.

Задержка будет в том, что я наверняка получу "отчет о коррекции", и должен буду модифицировать плату. Плюс никому не нужный "пинг-понг" сообщениями с производителем. Все это чистые потери времени, и мои (разработчика), и производителя.

А будь исходные данные и примеры от производителя, я мог бы сразу спроектировать плату, которой коррекция почти наверняка не понадобится.

[PCBtech]

Задержка будет в том, что я наверняка получу "отчет о коррекции", и должен буду модифицировать плату. Плюс никому не нужный "пинг-понг" сообщениями с производителем. Все это чистые потери времени, и мои (разработчика), и производителя.

А будь исходные данные и примеры от производителя,  я мог бы сразу спроектировать плату, которой коррекция почти наверняка не понадобится.

Договорились. Сделаем табличку и выложим в эту тему.
Для начала могу сказать следующее:
Структура платы, как правило, такая:
-------------------------- фольга 18 или 35 мкм + металлизация 35 мкм
~~~~~~~~~~~~~~ препрег 2...4 слоя, тип 2116, 1080, 7628 (см. Описание препрегов Doosan)
--------------------------
############## Двухсторонний ламинат, толщина 0.1....1.4мм с дискретностью 0.1 мм (см. Описание ядер МПП Doosan)
--------------------------

.......................... повторение (N-1)/2 раз, крайне желательно обеспечить симметричность слоев

~~~~~~~~~~~~~~ препрег 2...4 слоя, тип 2116, 1080, 7628
-------------------------- фольга 18 или 35 мкм + металлизация 35 мкм

Диэлектрическая проницаемость зависит от типа материала и от производителя, лучше смотреть графики зависимости от частоты в даташитах.
Но можно ориентироваться для FR4 на 4.5 до 1 Мгц, и последующий спад до 4.1
Для СВЧ-материалов, доступных для изготовления МПП:
Ядро Rogers RO4003C имеет e=3.38, а RO4350B — e=3.48.
Препрег RO4403 имеет e=3.17 и тангенс угла диэлектрических потерь 0.005
Материал RO4450B является огнеупорным и имеет диэлектрическую проницаемость 3.54 и потери на уровне 0.004

См.также страничку PCB technology, раздел "рекомендации" >> "материалы: FR4, препрег, СВЧ, полиимид и др."

ПРИМЕЧАНИЕ: Эти данные приведены для компании PCB technology, изготовление в Корее и Китае. Для других поставщиков данные могут слегка отличаться.

[Survivor]

[/quote]
Договорились. Сделаем табличку и выложим в эту тему.
[/quote]

2 PCB Technology : Ну и где же обещанная табличка типовых значений для 100-омной диф. пары?

[Survivor]

Для FR4 считается Er=3,9?

[fill]

Для FR4 считается Er=3,9?

на сколько я понимаю может быть от 3.9 до 4.5

например:
в ките Xilinx rocketio на всех слоях 4.3
у ментора в ките DDR 3.9 между верхним и внутренним и 4.3 между внутренними

Solder_Mask везде 3.5 (хотя в др. китах 3.3)

[Survivor]

А толщина проводника для расчёта как задаётся если номинально указано, что 18 микрон.
18 микрон - это ведь чистая медь без ПОСа ?
А допуск на толщину ПОСа ведь очень большой может быть и обычно даже не нормируется ?

[fill]

А толщина проводника для расчёта как задаётся если номинально указано, что 18 микрон.
18 микрон - это ведь чистая медь без ПОСа ?
А допуск на толщину ПОСа ведь очень большой может быть и обычно даже не нормируется ?

ну это вопрос скорее к будущему производителю платы.
Проще всего скачайте sis_kit у Xilinx там есть стандартные характеристики (попытался разместить ссылку но напрямую по ней не пускают так что сами ищите в download)