Констрейн для тактирующей плис Опции

[Грендайзер]

Здравствуйте. Решил на досуге поэкспериментировать с железками, для чего прикупил не дорогую платку с АЦП. Впрочем, при этом, частота дискретизации у него достигает порядка 100 МSem. Но вот такты для платы необходимо брать извне. На данный момент единственным источником тактов у меня является небольшая платка на базе spartan 6. Понимаю, что тактирование с помощью ПЛИС это далеко не самый лучший вариант, но пока ничего другого нет. Поковырялся на буржуинских форумах, и увидел совет, мол уж если сильно приспичило, то тактируйт с помощью клоков идущих с DDR (сам АЦП передаёт данные по SDR). Вроде всё ясно, но... как в таком случае задать констрейн. Есть ли в UCF на этот случай что то. Я понимаю как задать ограничения, если я выдаю клок и по нему же выдаю данные. Или если я принимаю тактовый сигнал, и относительно него же принимаю данные. Но как быть если я выдаю клок, а данные принимаю?

Сообщение отредактировал Грендайзер - May 19 2017, 14:49

[Грендайзер]

Извините, что не отвечал, отвлёкся. Савсибо за подсказки. Правда есть несколько вопросов:
1)

Так что все констраины можно писать относительно порождающего клока.

Т.е. относительно того, который приходит на вход ODDR ?
2) dm.pogrebnoy привёл картинку, где на ODDR идут такты прямой и сдвинутый на DCM? А можно, сделать так: приямой - clk, а сдвинутый ~clk (или not clk для vhdl)?

[dm.pogrebnoy]

2) dm.pogrebnoy привёл картинку, где на ODDR идут такты прямой и сдвинутый на DCM? А можно, сделать так: приямой - clk, а сдвинутый ~clk (или not clk для vhdl)?

Можно, только фигня получится. Пока хватает BUFG, лучше так не делать.

ug382

Clocking Structure Guidelines
...
The following options can be used for clocking IDDR2 and ODDR2 primitives.
• When performance is not critical, use a single DCM output to drive both clock (C0)
and the inverted clock (C1) using local inversion. Works with or without IODELAY2.
• For the highest performance, use two DCM outputs with separate BUFGs with 180°
phase difference. Works with or without IODELAY2. See Figure 1-18