Fencing первичной стороны isoPower, 3 варианта Опции

[def_rain]

Здравствуйте господа.
На плате располагаются RS-485 цифровой изолятор ADM2687EBRIZ со встроенной системой isoPower и iCoupler.
Analog Devices в своих APPLICATION NOTE рекомендует ограждать первичную сторону с помощью via Fencing.


Хочу предложить на Ваше рассмотрение 3 варианта данного ограждения и определить какой из них имеет право на исполнение в более реальной(нежели чем на фото) PCB.
Steck:
1.TOP-GND-sign
2.GND
3.PWR-3.3V
4.PWR-5.0V
5.GND-sign
6.BOT-GND

Вариант 1:
Fencing обвел желтым. На слоях 3.3В и 5.0В сделаны полигоны соответствующих напряжений и одновременно с небольшим отступом от них сделана полоска земли, связанная через via со всеми слоями земли. Полигоны земли на TOP BOT и внутренних слоях GND сплошные. Т.о. имеем полностью заизолированный на землю край на всех слоях прошитый переходными.
Минус данного метода в том, что под микросхемой полоска заземления не прошита полностью, т.к. мешают вывода.







Вариант 2:
Fencing перенесен под корпус и там же прошит переходными (устранен минус первого метода), однако изоляция стала меньше, т.к. расстояние между полигонами по первичке и вторичке уменьшилось.



Вариант 3:
Комбинация 1го и 2го варианта. Под микросхемой на TOP ничего нет, однако fencing продолжается под микросхемой во внутренних слоях и BOT но при этом не прошит переходными. Плюс в том что не уменьшается изоляция под микросхемой на TOP и разрыв между полигоном и полоской fencing'а не проходит под выводами микросхемы.



PS
Хочу внести ясность по теме вопроса: fencing я делаю для уменьшения излучения isoPower. Рекомендуется в первую очередь ограждать первичную сторону. Она шумит на частотах порядка 180МГц, вторичка шумит на 300-360МГц.
Шум генерирует колебательный контур внутри МС с системой isoPower. В итоге с торцов идет излучение и для его отражения назад делаем забор из VIA.

[attachment=107758:fence.jpg]
[attachment=107760:Curr_Loop_coupl.jpg]

Эскизы прикрепленных изображений

 

[Карлсон]

Это http://www.analog.com/media/en/technical-d...ides/ug-317.pdf вы, разумеется, видели?

[def_rain]

Это http://www.analog.com/media/en/technical-d...ides/ug-317.pdf вы, разумеется, видели?

Может и видел когда-то, сложно уже сказать, много разных смотрел... Но все равно спасибо.
PS
Я не разу не видел чтобы в Evaluation Board для микросхем с цифровой развязкой хоть раз была металлизация на Top'е под самим корпусом, в области, которая по идее обеспечивает изоляцию.
Однако в предложенном мной варианте номер 2 как раз я так и предлагаю. Может пойти методом исключения и отмести этот вариант...

Вы можете себе и так это представлять, но организации типа DECRA и UL при проверке устройств на безопасность смотрит на самое узкое место. Параметры самих компонентов тоже проверяются, но отдельно и, понятное дело, они тоже должны соответствовать. Если описаны safety distance/creepage(а они описаны, даже не сомневайтесь), то они должны быть соблюдены на _всей_ плате. Вы же понимаете, ток не будет смотреть, что "здесь пошире здесь и остановлюсь", он будет искать самое узкое/короткое место и если оно есть, то он его найдет.

Тогда если рассмотреть один из моих модулей, то выходит что стОит выбрать Вариант2 с металлизацией под корпусом МС, ведь все равно под кондером изоляция уже. Зато получаем fencing на всех 6ти слоях, можно даже сделать его по первичке и вторичке.

[Uree]

...выходит что стОит выбрать Вариант2 с металлизацией под корпусом МС, ведь все равно под кондером изоляция уже.

Именно.