|
SignalTap 2 Logic Analyzer, Ошибка : Waiting for clock |
|
|
|
 |
Ответов
|
Jun 28 2017, 10:08
|
Профессионал
    
Группа: Свой
Сообщений: 1 404
Регистрация: 11-03-11
Из: Минск, Беларусь
Пользователь №: 63 539

|
Да и вообще (в случае приведённого куска кода) бред получился, вся схема тактируется от выходного пина Код ... module NOKIA (input ADC_SDO , SPICMOSI , SPICCLK , SPICFLG, output ADC_CNV , SPICMISO , ADC_CLK ); ... , но по коду ему ничего не присваивается, это вообще как? Цитата(Ensider @ Jun 28 2017, 12:59)  Я учел , то что он является выходом и исправил.Вот этот код окончательный. Круто, т.е. сейчас он тупо выход, и на него Вы ничего не выдаете. От чего вы хотите тактировать SignalTap и АЦП? Приведённый код и есть топ-модуль? ... Есть такая интересная штука RTL Viewer (Tools->Netlist Viewers->RTL Viewer), можете посмотреть, какую схему собрал компилер на основе Вашего кода.
|
|
|
|
|
Jun 28 2017, 10:15
|
Частый гость
 
Группа: Участник
Сообщений: 83
Регистрация: 8-03-17
Из: Россия,Москва
Пользователь №: 95 746

|
Цитата(doom13 @ Jun 28 2017, 10:02)  Да и вообще (в случае приведённого куска кода) бред получился, вся схема тактируется от выходного пина Код ... module NOKIA (input ADC_SDO , SPICMOSI , SPICCLK , SPICFLG, output ADC_CNV , SPICMISO , ADC_CLK ); ... , но по коду ему ничего не присваивается, это вообще как? Круто, т.е. сейчас он тупо выход, и на него Вы ничего не выдаете. От чего вы хотите тактировать SignalTap и АЦП? Приведённый код и есть топ-модуль? ... Я хотел сделать , как вы мне предложили.Использовать ALTPLL.Значит все таки можно тактировать от ADC_CLK? В данном случае , да. Я уже сам запутался. Я хотел сделать делитель , чтобы от него тактировалось все.Потом уже обработку и забор и сохранение данных в отведенный регистр. Это не грамотно написано? Цитата(doom13 @ Jun 28 2017, 10:08)  Да и вообще (в случае приведённого куска кода) бред получился, вся схема тактируется от выходного пина Код ... module NOKIA (input ADC_SDO , SPICMOSI , SPICCLK , SPICFLG, output ADC_CNV , SPICMISO , ADC_CLK ); ... , но по коду ему ничего не присваивается, это вообще как? Круто, т.е. сейчас он тупо выход, и на него Вы ничего не выдаете. От чего вы хотите тактировать SignalTap и АЦП? Приведённый код и есть топ-модуль? ... Есть такая интересная штука RTL Viewer (Tools->Netlist Viewers->RTL Viewer), можете посмотреть, какую схему собрал компилер на основе Вашего кода. Бред какой-то собрал.Который имеет один выход. Цитата(Ensider @ Jun 28 2017, 10:12)  Я хотел сделать , как вы мне предложили.Использовать ALTPLL.Значит все таки можно тактировать от ADC_CLK? В данном случае , да. Я уже сам запутался. Я хотел сделать делитель , чтобы от него тактировалось все.Потом уже обработку и забор и сохранение данных в отведенный регистр. Это не грамотно написано?
Бред какой-то собрал.Который имеет один выход. Я просто не понимаю. Почему ADC_CLK нельзя использовать в качестве тактирования. Лишь потому , что по документации так. Что касается выходов я не подсоеденил ещё все выхода. Мне бы разобраться с клоком.
|
|
|
|
Сообщений в этой теме
Ensider SignalTap 2 Logic Analyzer Jun 28 2017, 06:52 doom13 Проблема с сигналом тактирования для сигналтап, ег... Jun 28 2017, 07:02 Ensider Цитата(doom13 @ Jun 28 2017, 07:02) Пробл... Jun 28 2017, 07:07 doom13 Покажите настройки сигнслтап Jun 28 2017, 07:34 Ensider Цитата(doom13 @ Jun 28 2017, 07:34) Покаж... Jun 28 2017, 07:37 doom13 ADC_CLK вручную прописали или по нажатию кнопки вы... Jun 28 2017, 07:46 Ensider Цитата(doom13 @ Jun 28 2017, 07:46) ADC_C... Jun 28 2017, 07:52 doom13 Судя по названию линий, АЦП у вас с SPI интерфейсо... Jun 28 2017, 07:57 Ensider Цитата(doom13 @ Jun 28 2017, 07:57) Судя ... Jun 28 2017, 08:06 doom13 Посмотрите доку на АЦП, сигнал АЦП соответствующий... Jun 28 2017, 08:19 Ensider Цитата(doom13 @ Jun 28 2017, 08:19) Посмо... Jun 28 2017, 08:34 doom13 Делитель какой частоты? Можете взять ее с клоковой... Jun 28 2017, 09:06 Ensider Цитата(doom13 @ Jun 28 2017, 08:50) Делит... Jun 28 2017, 09:37 spectr Похоже что сигналтапу не хватает клоков, чтобы зап... Jun 28 2017, 09:23 Ensider Цитата(spectr @ Jun 28 2017, 09:23) Похож... Jun 28 2017, 09:44 AVR Должен быть постоянный клок, синхронный с данными,... Jun 28 2017, 09:39 doom13 top module выкладывайте, чтоб было понятно, кто та... Jun 28 2017, 09:52 Ensider Цитата(doom13 @ Jun 28 2017, 09:52) top m... Jun 28 2017, 09:59 doom13 Внимание, объясняю ещё раз:
Если пин FPGA соответс... Jun 28 2017, 10:22 Ensider Цитата(doom13 @ Jun 28 2017, 10:22) Внима... Jun 28 2017, 10:34 Ensider Цитата(doom13 @ Jun 28 2017, 11:22) Внима... Jun 28 2017, 17:02 doom13 Да, ну только с той клоковой ножки, которая подклю... Jun 28 2017, 10:39 XVR У вас к FPGA вообще какой нибудь генератор подключ... Jun 28 2017, 10:40 Ensider Цитата(XVR @ Jun 28 2017, 10:40) У вас к ... Jun 28 2017, 11:10 AVR Причина проблемы ясна: клок брался из космоса, а в... Jun 28 2017, 11:34 doom13 Что-то Вы совсем все плохо поняли. SDO - выходной ... Jun 28 2017, 18:11 Ensider Цитата(doom13 @ Jun 28 2017, 18:11) Что-т... Jun 29 2017, 09:05 doom13 Диодом моргать научились? Если нет, забейте на АЦП... Jun 29 2017, 10:11 Ensider Цитата(doom13 @ Jun 29 2017, 10:11) Диодо... Jun 29 2017, 10:29 AVR Цитата(doom13 @ Jun 29 2017, 13:11) Диодо... Jun 29 2017, 10:32  Ensider Цитата(AVR @ Jun 29 2017, 10:32) Сурово, ... Jun 29 2017, 10:45 XVR ЦитатаСделал через PLL клоки.У меня правильно полу... Jun 29 2017, 10:22 doom13 SPI-мастер для похожего АЦП, отличие в том, что ту... Jun 29 2017, 11:06
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|