Строковый парсер на VHDL Опции

[Jenya7]

Хотел узнать насколько реально реализовать строковый парсер на FPGA. Команды от пользователя приходят из терминала по UART модулю. Их надо парсить, проверять аргументы (количество, макс/мин значения). Команд довольно много. Мне кажеться что такой парсер сожрет все ресурсы FPGA.

[Leka]

some_command arg1 arg2 \r

"Железный" парсер подобного займет меньше места, чем Ниос и тп.
Числа переводятся в бинарное представление "на лету", по мере поступления символов.
Текстовая строка также переводится "на лету" в сжатый бинарный код, с пропуском некоторых/последних символов, подбирается по списку команд.
На выходе получаем 3 числа.

[XVR]

"Железный" парсер подобного займет меньше места, чем Ниос и тп.

Вот только Nios уже готовый, а 'железный парсер' писать надо

Числа переводятся в бинарное представление "на лету", по мере поступления символов.
Текстовая строка также переводится "на лету" в сжатый бинарный код, с пропуском некоторых/последних символов, подбирается по списку команд.

Судя по коду на С, который тут приводил ТС, он еще отрабатывает минимальное редактирование принимаемой строки (отрабатывает код Backspace). Аппаратно 'на лету' это не так просто сделать