реклама на сайте
подробности

 
 
> Тестовый проект DDRx на Xilinx, Gigabit Ethernet, разовые подработки, СПб
AVR
сообщение Jul 5 2017, 09:54
Сообщение #1


фанат Linux'а
*****

Группа: Свой
Сообщений: 1 353
Регистрация: 23-10-05
Из: SPB.RU
Пользователь №: 10 008



Добрый день! Предлагаю разовую подработку.
Требуется разработать тестовый проект, демонстрирующий работу с контроллером памяти в ПЛИС Xilinx.
ТЗ: Прикрепленный файл  tz_ddr_20170515_1.pdf ( 24.25 килобайт ) Кол-во скачиваний: 192

Имею в наличии SK-AT91SAM9G45-XC6SLX, можно продемонстрировать на ней.

Подробности можно спрашивать тут. Цена - Ваша.
Язык: только Verilog.
Можно удаленно.

---------------

Вторая задача, с аналогичными условиями - написать на языке Verilog работу с Gigabit Ethernet PHY через интерфейс GMII (+SMI). Не используя сторонние IP-ядра, для протокола UDP это вполне посильно. Можно просто продемонстрировать что приходит пакет, меняется один байт и отправляется обратно. Должно работать на живой отладочной плате.
Какая ПЛИС - не важна. Микросхема PHY особой роли не играет, лучше те, что доступны Вам на Вашей отладочной плате, либо на моей (сообщу позже).

Суть этих двух работ - демонстрация работы этих интерфейсов. Никакой задачи не стоит.
При необходимости - ТЗ дополнится для первой задачи, для второй - тоже будет готово.


--------------------
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Kactus
сообщение Jul 5 2017, 20:22
Сообщение #2





Группа: Участник
Сообщений: 10
Регистрация: 13-07-09
Из: МО
Пользователь №: 51 196



Доброго дня.
есть решение Ваших задач, но на Альтере и на VHDL.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 21:31
Рейтинг@Mail.ru


Страница сгенерированна за 0.01367 секунд с 7
ELECTRONIX ©2004-2016