Вывод видео на монитор., Организация кадровых буферов Опции

[LAS9891]

Здравствуйте! Прошу совета. Задача следующая. Требуется вывести видеоизображение с КМОП матрицы на стандартный монитор. Проект реализую на Cyclone IV. На плате также имеется SRAM 2 MB и SDRAM 64 MB. Пиксельная частота камеры 2 МГц, пиксельная частота монитора 40 МГц. Разрешение кадра 800х600. Матрица выдает кадры друг за другом без остановки. Поскольку частоты не совпадают необходимо использовать кадровый буфер. Предполагаю два варианта:

1) организовать кадровый буфер в SRAM на два кадра. При этом считывать данные из матрицы сначала в FIFO1 затем в SRAM. Когда первый кадр будет записан в SRAM начать выводить первый кадр SRAM->FIFO2->Монитор, при этом записывать второй кадр.

При такой реализации возникают вопросы. Поскольку частоты разные, что делать, в случае, если первый кадр выведен на монитор, а второй кадр еще не считан? Шина адреса и шина данных у SRAM одни для записи и чтения, поэтому придется обеспечить корректное чередование записи и чтения? Как этого добиться?

2) организовать кадровый буфер на два кадра в разных микросхемах: в SRAM первый кадр, в SDRAM второй кадр. В этом случае шины адреса и шины данных раздельные и можно одновременно писать второй кадр в SDRAM и считывать первый из SRAM.

При такой реализации возникают такие вопросы. В случае если кадр на монитор выведен, а новый еще не считался, можно будет повторить вывод старого кадра, после чего вывести новый кадр. Но вот в чем проблема, матрица выдает кадры друг за другом без остановки, и если новый кадр не считался (не успел) точно к моменту, когда старый закончил выводиться на монитор, то будет постоянно выводиться старый кадр. Как добиться этой синхронности? или необходимо считывать кадры с матрицы не постоянно, а только по требованию? типа считал первый кадр, начинаешь выводить первый и считывать второй, выводишь первый кадр несколько раз, до тех пор, пока не считается второй, когда считался второй, начинаем выводить второй и писать третий и так по кругу.

Сообщение отредактировал LAS9891 - Aug 11 2017, 11:59

[Volkov]

Тут важна кадровая частота матрицы.
Вывод лучше сделать синхронным к частоте матрицы. Если кадровая частота матрицы кратна частоте монитора, тогда все прозаично -

Для буферов чтения / записи используйте одну микросхему.
Чтение / запись блоками, через фифо, по кадровому записи переключаете адреса буферов.

Таки образом, пока пишется буфер по адресу 1, вы выводите N кадров из буфера 2. Можно реализовать интерполяцию кадров. В этом случае, у вас три буфера, и вы выводите сумму предыдущего и текущего кадра с разными весами.

Если кадровые частоты не кратны - то у вас появится срез синхронизации, который будет проявляться при динамике.
Это можно решить по аналогии с 3:2 pull down - https://en.wikipedia.org/wiki/Three-two_pull_down

[novikovfb]

Для буферов чтения / записи используйте одну микросхему.
Чтение / запись блоками, через фифо, по кадровому записи переключаете адреса буферов.

Таки образом, пока пишется буфер по адресу 1, вы выводите N кадров из буфера 2. Можно реализовать интерполяцию кадров. В этом случае, у вас три буфера, и вы выводите сумму предыдущего и текущего кадра с разными весами.

В чем смысл двух буферов, если источник видео - камера, т.е. идет монотонная запись в буфер без всяких предварительных стираний, обработки и т.п., свойственных процессорной обработке?
Что даст интерполяция кроме дополнительной задержки?