Вывод видео на монитор., Организация кадровых буферов Опции

[LAS9891]

Здравствуйте! Прошу совета. Задача следующая. Требуется вывести видеоизображение с КМОП матрицы на стандартный монитор. Проект реализую на Cyclone IV. На плате также имеется SRAM 2 MB и SDRAM 64 MB. Пиксельная частота камеры 2 МГц, пиксельная частота монитора 40 МГц. Разрешение кадра 800х600. Матрица выдает кадры друг за другом без остановки. Поскольку частоты не совпадают необходимо использовать кадровый буфер. Предполагаю два варианта:

1) организовать кадровый буфер в SRAM на два кадра. При этом считывать данные из матрицы сначала в FIFO1 затем в SRAM. Когда первый кадр будет записан в SRAM начать выводить первый кадр SRAM->FIFO2->Монитор, при этом записывать второй кадр.

При такой реализации возникают вопросы. Поскольку частоты разные, что делать, в случае, если первый кадр выведен на монитор, а второй кадр еще не считан? Шина адреса и шина данных у SRAM одни для записи и чтения, поэтому придется обеспечить корректное чередование записи и чтения? Как этого добиться?

2) организовать кадровый буфер на два кадра в разных микросхемах: в SRAM первый кадр, в SDRAM второй кадр. В этом случае шины адреса и шины данных раздельные и можно одновременно писать второй кадр в SDRAM и считывать первый из SRAM.

При такой реализации возникают такие вопросы. В случае если кадр на монитор выведен, а новый еще не считался, можно будет повторить вывод старого кадра, после чего вывести новый кадр. Но вот в чем проблема, матрица выдает кадры друг за другом без остановки, и если новый кадр не считался (не успел) точно к моменту, когда старый закончил выводиться на монитор, то будет постоянно выводиться старый кадр. Как добиться этой синхронности? или необходимо считывать кадры с матрицы не постоянно, а только по требованию? типа считал первый кадр, начинаешь выводить первый и считывать второй, выводишь первый кадр несколько раз, до тех пор, пока не считается второй, когда считался второй, начинаем выводить второй и писать третий и так по кругу.

Сообщение отредактировал LAS9891 - Aug 11 2017, 11:59

[Flip-fl0p]

Здравствуйте! Прошу совета. Задача следующая. Требуется вывести видеоизображение с КМОП матрицы на стандартный монитор. Проект реализую на Cyclone IV. На плате также имеется SRAM 2 MB и SDRAM 64 MB. Пиксельная частота камеры 2 МГц, пиксельная частота монитора 40 МГц. Разрешение кадра 800х600. Матрица выдает кадры друг за другом без остановки. Поскольку частоты не совпадают необходимо использовать кадровый буфер.

Я бы кадровый буфер организовал в SDRAM в разных банках. В один банк пишите. Из другого читаете, и их чередуете. Хотя можно и в одном банке. По одним адресам пишите, по другим читаете, и так-же чередовать их.
Читал и записывал в SDRAM через FIFO, чтобы можно было "отвлекаться" на чтение из памяти для записи новых данных. Т.е в одно FIFO пишу данные с камеры, потом из этого FIFO пишу в SDRAM. А в другое FIFO читаю данные из SDRAM и из него вывожу данные на монитор. Всем этим делом бы управлял простенький автомат, который следил за наполнением\опустошением FIFO буферов и переключался на чтение или запись, в зависимости о того в каком состоянии находиться тот или иной буфер. Тут главный критерий, организовать чтение запись так, чтобы данные не успели деградировать. Иначе придётся вводить регенерацию памяти.
Кадр менял бы тогда, когда идет обратный ход луча (если в старой терминологии), т.е когда мы полностью отрисовали предыдущий кадр.
Посмотрите ещё размер ячейки памяти, влезут ли в неё все биты цвета.
Как мне кажется самая сложная задача здесь - написать SDRAM контроллер. Ну или взять готовый...

Сообщение отредактировал Flip-fl0p - Aug 15 2017, 08:52