Тактирование UART-передатчика (CYCLONE III) Опции

[mongol]

Имеется проект небольшой, на Циклон поступают данные извне, а затем эти данные передаются по UART на микроконтроллер STM. Циклон тактируется от кварца на 100 MHz. На стороне микроконтроллера я примерно разобрался, почему там скорость тактирования должна быть в 16 раз выше битрейта, для лучшего сэмплирования. Но вот как тактировать передатчик, т.е. Циклон, я не могу понять. Во многих примерах тактирование ставят в 2 раза больше битрейта. Но почему так я и не выяснил. Как быть? Бодрейт для проекта выбран 9600. Делить с помощью PLL частоту кварца до 19200 и с такой же частотой обрабатывать приходящие на ПЛИС данные? Просветите пожалуйста новичка

[krux]

все серийные UART используют на приеме 8х или 16х оверсемплинг с решением принятого бита по мажоритару.

обычно берут максимальную скорость, с которой должен работать UART, например 115200, умножают на коэф. оверсемплинга, например 8х, получают 921600 и используют это значение в качестве тактовой частоты.
Всё, что должно работать медленнее - делают стробированием, с определенными делителями.
Ну и поскольку работать со скоростью 115200 с использованием прерываний без FIFO невозможно - ставят FIFO внутрь этого UART, байт так на 64 как минимум.