Тактирование UART-передатчика (CYCLONE III) Опции

[mongol]

Имеется проект небольшой, на Циклон поступают данные извне, а затем эти данные передаются по UART на микроконтроллер STM. Циклон тактируется от кварца на 100 MHz. На стороне микроконтроллера я примерно разобрался, почему там скорость тактирования должна быть в 16 раз выше битрейта, для лучшего сэмплирования. Но вот как тактировать передатчик, т.е. Циклон, я не могу понять. Во многих примерах тактирование ставят в 2 раза больше битрейта. Но почему так я и не выяснил. Как быть? Бодрейт для проекта выбран 9600. Делить с помощью PLL частоту кварца до 19200 и с такой же частотой обрабатывать приходящие на ПЛИС данные? Просветите пожалуйста новичка

[x736C]

Inanity, правильные наблюдения.
Только добавлю то, к чему пришел не сразу и что использую во всех своих проектах.
Правилом хорошего тона является асинхронный сигнал пометить суффиксом.
Например, bus_16_or_68_async.
Обычно, это закладывается в стандарт кодирования. Если посмотреть стандарты известных производителей (из тех, что есть в открытом доступе), это правило или требование присутствует.
В Altera используют префикс a, который пишется слитно с наименованием сигнала. Например, adata.

То есть не очень понятно, с чего Вы взяли, что сигнал в данном примере (а это не более, чем пример от Altera) может быть асинхронным.
В тестбенче rxd = txd; То есть пример представлен в синхронном виде.
Ваше утверждение «Асинхронные данные приходят по проводу rxd» в данном случае все-таки неверно.

Сообщение отредактировал x736C - Aug 24 2017, 00:20