Цитата(veldi56 @ Aug 25 2017, 08:34)

А почему в стандарте установлены ограничения на длину цепей?
Чтобы тактовый сигнал PCI_CLK, который защелкивает данные на шине, приходил заведомо позже, когда линии данных (которые короче по длине) уже "устаканились".
На PCI_CLK в стандарте тоже есть вполне конкретные требования по длине, при соблюдении которых он окажется длиннее остальных линий.
"... часами я мог наблюдать, как люди работают." (М. Горький)