Цитата(bogaev_roman @ Aug 29 2017, 17:39)

Нет по идее. Сам DDR регистр (точнее там три триггера) находится во входном буфере, на вход D нижнего триггера сигнал поступает напрямую через цепочку задержек от пина (это хорошо видно из чипланнера).
Просто может есть какой хитрый способ завести входной сигнал через IO буфер в матрицу, а потом из матрицы как-нибудь его вывести в другой входной буфер.
Я смотрел на эту картинку:

Я предполагал что так делать нельзя. Но всё-же решил спросить, вдруг есть какой нибудь хитрый, неочевидный способ.
Очень жаль, что нельзя входной сигнал завести на два разных DDR регистра(задержка сигнала меня не волнует). Одну интересную задумку не смогу реализовать, придётся идти менее красивым путем
Сообщение отредактировал Flip-fl0p - Aug 29 2017, 19:15