Цитата(HFSS @ Sep 15 2017, 10:04)

Maks, в вашем докементе есть рекомендация слок и стробы даннных выровнять до +\- 250 мил, я правильно это понял?
Здесь, на сколько я понимаю, это требование обусловлено возможностями компенсации задержек в самом контроллере после калибровки. Поэтому этот параметр логичнее смотреть у разработчика контроллера DDR3, а не у производителя микросхем.
Цитата(Uree @ Sep 15 2017, 10:07)

Не знаю о чем именно в этом аппноте написано, но есть ощущение, что о "вообще". Ни слова о fly-by топологии при которой выравнивание Clock-to-DQS теряет смысл. Клок выравнивается к адресам/командам, но не к данным.
Не о "вообще", а в частности о ряде требований, которые обуславливаются физическими возможностями контроллера Spartan-6 (MCB). Но ряд требований относится к общим параметрам трассировки. А в комплексе это рекомендации, которые я привел для примера.