STM32H7+SDRAM пара вопросов, перетасовал выводы на ШД и ША... Опции

[Шаманъ]

Приветствую всех!

Возник не совсем "нормальный" вопрос. В процессе упаковки STM32H743 и SDRAM на двухслойку (только не говорите, что так низзя - это для экспериментов ). Получилось весьма неплохо с этим справиться, если перетасовать младший байт ША и всю ШД. По идее проблем это не должно доставить (учитывая то, в каких режимах FMC работает с SDRAM). Но, как-то запамятовал, что есть байтовый доступ . Короче теперь память может работать только словами по 16бит.

Собственно вопрос в том, как будет обработан байтовый доступ CPU к кэшируемой области SDRAM? С чтением понятно, все будет нормально (об этом в Reference manual есть информация), а вот с записью? Я так понимаю кэш по любому будет сбрасывать содержимое в SDRAM словами?

[Шаманъ]

Приветствую всех!

Сваял я девайс с STM32H743. Есть проблема. Шина адреса SDRAM у меня подключена тоже "не православно", вот так:

Код

SDRAM Processor
A0 ------- A7
A1 ------- A6
A2 ------- A4
A3 ------- A5
A4 ------- A0
A5 ------- A1
A6 ------- A2
A7 ------- A3

Учитывая, что FMC у STM32 использует бурсты с длиной 1, т.е. фактически их не использует, это не должно вызывать проблем (при программировании Mode Register я учел такую разводку). Я прав, или что-то упустил?

В реальности тесты памяти проходят, ядро пишет/читает все нормально, а DMA2D выдает хрень - такое впечатление, что он умеет работать с SDRAM только блоками по 8 байт (AXI шина кстати 64битная, что как бы намекает). Тот же код для DMA2D нормально рисует на F746 и на H743 если буфер в AXI SRAM.

Собственно вопрос - есть у кого мысли, что может происходить? Или DMA2D+FMC на H7 "не едет"?

P.S. Камень как бы это сказать...своеобразный