Как объяснить ModelSim, что clock глобальный?, Не могу объяснить ModelSim, что clock глобальный. Опции

[videoscan]

Народ!
Работаю на Quartus 16. Пишу на VHDL. При симуляции на ModelSim столкнулся со следующей проблемой:
- ModelSim не может понять, что Clock в схеме глобальный. Этот Clock в проекте, путешествуя из модуля в модуль, называется по разному, но по сути остаётся одним и тем же сигналом(при разводке в кристалле превращается в один и тот же сигнал - я проверял и он является Global). Однако ModelSim этого не понимает с в каждой ипостаси дает этому сигналу свою задержку относительно исходного.
Как ModelSDim объяснить, что этот сигнал глобальный, и он не должен быть одномоментным, не смотря на то, что в других блоках он называется по другому и несколько раз переприсваивается.

Сообщение отредактировал videoscan - Sep 24 2017, 16:52

[Nick Potapov]

Может быть поможет использование псевдонимов?

alias clk_copy : std_logic is clk_original;

[Flip-fl0p]

А зачем вообще применять конструкцию типа:

Код

clk1 <= clk2

Какой в этом практический смысл ?

Сообщение отредактировал Flip-fl0p - Sep 25 2017, 07:07

[andrew_b]

А зачем вообще применять конструкцию типа:

Код

clk1 <= clk2

Какой в этом практический смысл ?

Ну я, например, так иногда делаю в тестбенчах, если мне нужны два разных клока одинаковой частоты.