Параллельное включение блокировочных конденсаторов Опции

[ims]

Добрый день!

Для развязки питания цифровых схем обычно рекомендуется параллельное включение конденсаторов разных номиналов для получения низкого импеданса в широком диапазоне частот. Например, здесь для развязки питания STM32F103 ув. =AK= советует параллельное включение конденсатора 1мкФ и 4-х конденсаторов 10нФ.

Если взять эквивалентные схемы конденсаторов, например, для серии CGA3, и построить график зависимости модуля импеданса для параллельного включения 1мкФ и 4x10нФ, то получится кривая с резонансным подъемом на частотах 20-50МГц (желтая линия на графике). На частоте 35МГц импеданс параллельно включенных конденсаторов почти в 5 раз больше, чем импеданс каждого из конденсаторов по отдельности. Результат ожидаемый, поскольку в диапазоне частот между собственными резонансами конденсаторов фазы их импедансов различаются практически на 180 градусов, конденсаторы "мешают" друг другу.

Эффект заметный, однако о нем совершенно не упоминается в контексте проектирования развязки питания. Это действительно не важно? Или в реальных платах вредное взаимовлияние конденсаторов как-то нивелируется?

[Alexashka]

Амплитуда низкочастотных пульсаций при симуляции получается намного меньше, чем должно быть по формуле dV=J*Z/2 (31мВ против 114мВ, 1.4мВ против 14.1мВ). Как это можно объяснить?

Замените источник тока с импульсного на гармонический с той же амплитудой и попробуйте еще раз.

ЗЫ. Мож я чё не понимаю, но умножать импульсный ток на гармонический импеданс это както мягко говоря странно Но это лучше пусть vvvv объяснит, я тут не силён.

Импеданс связки конденсаторов умноженный на пиковый ток потребления дает dV между целевым напряжением
и реальным.

[vvvv]

ЗЫ. Мож я чё не понимаю, но умножать импульсный ток на гармонический импеданс это както мягко говоря странно Но это лучше пусть vvvv объяснит, я тут не силён.

Ну да, я выразился неправильно. Импеданс на конкретной частоте надо умножать на значение magnitude тока на данной частоте, то есть да нужен спектр потребления тока.
И тогда придется нырять в спектр падения напряжения, который потом надо суммировать, поэтому чтобы в такие дебри не залезать, лучше взять пакет
моделирования, самый простой AWR MWO, и в нем промоделировать работу сети конденсаторов.

Для чего, как я уже написал, либо импортировать layout конкретной трассировки, либо построить вручную упрощенную модель, но с переходными сделать это сложнее.
Простой путь, в пакете типа ADS Genesys или ANSYS SIwave выташить S-parameters трассировки. Можно тоже самое сделать в ANSYS HFSS или CST но считать будет пару дней.
Затем засунуть ее вместе с S-моделями конденсаторов в AWR MWO, и промоделировать совместно с IBIS моделью гейта типа LVC1G04, ну и да, не забыть проверить,
что там есть package parameters внутри IBIS модели.

Проверять математически бессмысленно, и тем более при помощи LT Spice, так как придется сделать слишком много допущений.
Полная модель гейта на плате с сетью конденсаторов включает
1. модель S параметров печатной платы,
2. модель IBIS гейта которая содержит package параметры гейта,
то есть RLC значения его пинов, обычно либо делается вручную либо входит в состав IBIS модели
учитывают паразитное влияние корпуса. И тут все зависит от типа корпуса, на каждый корпус
есть свои Package RLC модели, SOT, QFP, QFN, BGA у каждого корпуса свои параметры.
Для проверки лучше взять IBIS модель FPGA там точно все есть с привязкой к корпусу.
Вручную можно поискать в инете и просто добавить простые RLC цепочки на каждый пин.
3. модель S параметров конденсаторов

4. Модель источника питания, ну тут как правило идеальный источник, с внутренним сопротивлением
и индуктивностью провода от источника до точки входа питания печатной платы.

Все это запускается в Spice моделирование, на вход гейта подается последовательность бит, на выводы питания
вешается осциллограф, и получаем выбросы. И да у IBIS модели гейта есть пины питания, вот их активировать
и подключить к питанию и земле.
Хотя буржуи пишут что это некорректный способ проверки работы гейта, и прямой связи между работой
IBIS модели гейта и выводами питания там нет. Точнее она есть но количественно может работать не очень.

И вот тут можно попытаться вместо гейта поставить модель выходного каскада гейта на CMOS транзисторах,
ну и нагрузить гейт согласно схеме, на скажем IBIS вход другого гейта или группы через модель печатной платы,
которая будет выступать соединителем между гейтами.
Модель печатной платы в этом случае выступает как многоточечная модель S параметров, на 8, 12 или 20 выводов.

Ни в коем случае не навязываю такой способ проверки работоспобности, просто предлагаю как вариант.

PS: Тема на мой взгляд важная и нужная, я в этом деле дошел только до моделирования с IBIS моделями, дальше не ходил.
ТС предлагаю, если заинтересует, попытаться проработать вариант с выходным каскадом. Заодно расскажет что получилось.