реклама на сайте
подробности

 
 
> Т-цепь. Согласование.
Serg1976
сообщение Sep 6 2006, 13:29
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 167
Регистрация: 6-07-04
Пользователь №: 278



Добрый день.
Имеется ПЛИС и 2 ДСП. Используется Т-образная схема включения. В точке А стоит ПЛИС, в точке Б идет разветвление на точку С - 1-й ДСП и точку Д - 2-й ДСП. Скорость обмена 100МГц. В известных книгах черной магии подробно рассматриваются подобные цепи и способы их согласования при условии, что источник работает на 2-е нагрузки. Остановился на таком виде согласования:В точке А - ПЛИС, к ПЛИС подключены послед-е резисторы 33Ом, далее участок трассы с Z=50 Om, В точке Б расветвление на 2 трассы Б-С и С-Д с Z=100 Om каждая. Участки трассы Б-С и С-Д равной длины с допуском 10 мил.
Hypeplynx дает хороший результат для источника с двумя нагрузками, но как только меняешь источник, например выбираешь 1-й ДСП, картина резко портится. Как наилучшим образом согласовать Т-образную цепь? Поделитесь опытом. Может быть есть какие-то доки по данному вопросу?
Спасибо.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Paul
сообщение Sep 7 2006, 10:32
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 342
Регистрация: 9-08-04
Из: /home/gentoo
Пользователь №: 470



Компонента было 4: DSP, SDRAM, FPGA, FPGA. Все работает без проблем ошибок в данных не наблюдается, хотя по моделированию хотелось бы согласовать получше. Проверяли сигналы скоростным осциллографом - тоже все нормально, однако это не показатель, т.к. в данном случае подключиться щупом без внесения искажений невозможно.
Go to the top of the page
 
+Quote Post
Serg1976
сообщение Sep 7 2006, 11:20
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 167
Регистрация: 6-07-04
Пользователь №: 278



Цитата(Paul @ Sep 7 2006, 14:32) *
Компонента было 4: DSP, SDRAM, FPGA, FPGA. Все работает без проблем ошибок в данных не наблюдается, хотя по моделированию хотелось бы согласовать получше. Проверяли сигналы скоростным осциллографом - тоже все нормально, однако это не показатель, т.к. в данном случае подключиться щупом без внесения искажений невозможно.

я не до конца выразил свою мысль, дополняю:
было 4 компонента DSP, SDRAM, FPGA1, FPGA2. На сколько я понял из топика "SI как убить индуктивность вывода?", действия были следующие:
1. сначала анализировали 3 компонента DSP, SDRAM, FPGA2 на двунаправленной шиной и вроде бы все было хорошо?
2. подключили 4-й компонент FPGA1 и все стало разваливаться. В результате применили решение описанное в прикрепленном документе.
вроде так. Я ничего не перепутал?

К моему случаю подходит пункт 1. Пробовал топологию звезды с равными лучами и RС терминаторами в центре, но что-то Hyperlynx пока не дает хорошего результата. Попробовал топологию последовательного обхода нагрузок, ситуация значительно лучше, но надо разобраться с звездой чобы можно было выбрать.
В каком соотношении вы выбрали длину трассы от центра звезды до RС терминаторов к длине луча?
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th August 2025 - 04:41
Рейтинг@Mail.ru


Страница сгенерированна за 0.01355 секунд с 7
ELECTRONIX ©2004-2016