Переобозначить порты и саму мегафункцию в Квартусе, как? Опции

[MrGalaxy]

Доброго дня!

Применил мегафункцию lpm_rom.
При помещении в проект задал режим отображения в виде блока.
Переназвал блок, переназвал порты, в связанном файле vhdl также эти названия откорректировал.
Нажимаю "апдэйт блок", а он гад переименовывается опять в lpm_rom, а порты опять q и address.

Как побороть это дело? Не очень хочется расписывать таблицы соединений.

[Flip-fl0p]

Доброго дня!

Применил мегафункцию lpm_rom.
При помещении в проект задал режим отображения в виде блока.
Переназвал блок, переназвал порты, в связанном файле vhdl также эти названия откорректировал.
Нажимаю "апдэйт блок", а он гад переименовывается опять в lpm_rom, а порты опять q и address.

Как побороть это дело? Не очень хочется расписывать таблицы соединений.

IMHO проще перейти на на "чистый" HDL.

Сообщение отредактировал Flip-fl0p - Oct 24 2017, 10:39

[MrGalaxy]

IMHO проще перейти на на "чистый" HDL.

С удовольствием бы...
Только блоки памяти ПЛИСки при этом не задействуются.

[iosifk]

С удовольствием бы...
Только блоки памяти ПЛИСки при этом не задействуются.

Это как же?

Verilog HDL Synthesis Attributes and Directives
http://quartushelp.altera.com/14.1/mergedP...og_file_dir.htm


А аттрибуты синтеза написать?
А если вот так:
(* ramstyle = "M512" *) reg [0:7] my_ram[0:63];
Или так:
reg [0:7] my_ram[0:63] /* synthesis ramstyle = "M512" */;

И что тогда?

[MrGalaxy]

Всё прекрасно задействуется:
1. Можно правильно описать память: тогда она автоматически будет синтезироваться. Как описать память см. Altera HDL coding style.
2. Можно при помощи Mega wizard генерировать необходимый блок памяти, описанный на HDL.

Это как же?

Verilog HDL Synthesis Attributes and Directives
http://quartushelp.altera.com/14.1/mergedP...og_file_dir.htm


А аттрибуты синтеза написать?
А если вот так:
(* ramstyle = "M512" *) reg [0:7] my_ram[0:63];
Или так:
reg [0:7] my_ram[0:63] /* synthesis ramstyle = "M512" */;

И что тогда?

Спасибо большое, я не знал, использую только vhdl.

[Maverick]

Спасибо большое, я не знал, использую только vhdl.

вот пример

[MrGalaxy]

вот пример

Я в принципе так и описываю, только размещение происходит в логических блоках, а не в ячейках памяти.

[andrew_b]

Я в принципе так и описываю, только размещение происходит в логических блоках, а не в ячейках памяти.

Вангую, вы используете сброс.