Инкрементальная компиляция в Quartus Опции

[Jackov]

Салют!
Наконец-то дошли руки до инкрементальной компиляции.

Создал два одинаковых параметризованных модуля.

Код

module inc(
    (*chip_pin = "73"*) output Y1,
    (*chip_pin = "74"*) output Y0,
        (*chip_pin = "75"*) input D1,
        (*chip_pin = "76"*) input D0,
            (*chip_pin = "77"*) input C);
    M #(63) M0(.Y(Y0), .D(D0), .C(C));
    M #(128) M1(.Y(Y1), .D(D1), .C(C));
endmodule

module M #(parameter N = 4) (output Y, input D, input C);
    reg [N-1:0]REGQ;
    always @(posedge C)
        REGQ <= {REGQ[N-2:0], D};
    assign Y = ^REGQ;
endmodule

Включил опцию в настройках:


Разложил эти модули по ЛогикЛок регионам, назначил партишины:


Откомпилировал:


Меняем разрядность модуля М1, ожидаем что модуль М0 останется незатронутым, однако, как видим, М0 тоже переразмещён:


Quartus 9.1, микросхема Циклон 4. Где я неправ?

Сообщение отредактировал Jackov - Oct 29 2017, 14:19

[blackfin]

Разложил эти модули по ЛогикЛок регионам, назначил партишины:

Где я неправ?

Забыли задать тип нетлиста Post-Fit?

3.Change the netlist type of each partition, including the top-level entity, to Post-Fit to preserve as muchas possible for the next compilation.

См. qts-qps-handbook.pdf, стр. 98.

[Jackov]

Забыли задать тип нетлиста Post-Fit?

Пробовал, без эффекта. Если четно, не понимаю смысла этих опций.

См. qts-qps-handbook.pdf, стр. 98.

Смотрел, не помогло.

[blackfin]

Смотрел, не помогло.

Возможно, поможет это:

Design Partition Assignments Compared to Physical Placement Assignments

Design partitions for incremental compilation are logical partitions, which is different from physical placement assignments in the device floorplan. A logical design partition does not refer to a physical area of the device and does not directly control the placement of instances. A logical design partition sets up a virtual boundary between design hierarchies so that each is compiled separately, preventing logical optimizations from occurring between them. When the software compiles the design source code, the logic in each partition can be placed anywhere in the device unless you make additional placement assignments.

If you preserve the compilation results using a Post-Fit netlist, it is not necessary for you to back-annotate or make any location assignments for specic logic nodes. You should not use the incremental compilation and logic placement back-annotation features in the same Quartus Prime project. The incremental compilation feature does not use placement ”assignments” to preserve placement results; it simply reuses the netlist database that includes the placement information.

См. стр.111. /И далее там ещё один интересный абзац./

То есть, Quartus может двигать по кристаллу синтезированный ранее нетлист для любой partition как единое целое, не меняя соединений внутри этой partition.