Супервизор и WDT для FPGA. Как его организовать? Нужен он вообще или нет? Опции

[sdv]

Всё что содержит RAM как правило рано или поздно сбивается...
Кто и как обеспечивает живучесть своих изделий на базе FPGA?

[Doka]

вроде в названии темы фигурируют и супервизор и сторожевой таймер - так и давайте разбирать отдельно
супервизор - действительно при провалах/просадках напряжения питания будет нелишним перезаливать прошивку в плис
стор.таймер - мначала надо решить как определять подвисоны - т.е. какая хитрая схема внутре плисы будет принимать решение о том - зависли или еще работать можно. хотя если это не софт-процессор, на котором крутится программа, то непонятно зачем вообще к плису wdt нужен

[Serge V. Kior]

Я если надо обеспечить надежность (космос, оборона и т.п.) Ставлю Actel, у которого конфигурация хранится либо во Flash (если не RadHARD) либо вообще однократно программируется (В случае RadHARD).
В остальном полностью согласен с предыдущими ораторами.

Единственное дополнение, что все это справедливо только для полностью синхронных дизайнов.

[Джеймс]

Я если надо обеспечить надежность (космос, оборона и т.п.) Ставлю Actel, у которого конфигурация хранится либо во Flash (если не RadHARD) либо вообще однократно программируется (В случае RadHARD).

Это несколько неверное положение, даже отводящее дискуссию в сторону.
Самое основное заключается в том, что монитор питания нужен именно Flash-FPGA, выход которого (выход монитора) должен использоваться в качестве Reset-а для кристалла (и естественно использоваться в проекте). Иначе есть шанс, что схема вообще не стартует (это встречается на практике, никаких ссылок на соответствующие документы Actel у меня нет, так что выполнить просьбу их предоставить я не могу).

Что касается SRAM-FPGA, то например у Альтеры эту функцию уже несет связка FPGA – “конфигурационный чип” (см. раздел “Power-on reset” в документе Configuration Devices for SRAM-Based LUT Devices).

[Serge V. Kior]

Я если надо обеспечить надежность (космос, оборона и т.п.) Ставлю Actel, у которого конфигурация хранится либо во Flash (если не RadHARD) либо вообще однократно программируется (В случае RadHARD).

Это несколько неверное положение, даже отводящее дискуссию в сторону.
Самое основное заключается в том, что монитор питания нужен именно Flash-FPGA, выход которого (выход монитора) должен использоваться в качестве Reset-а для кристалла (и естественно использоваться в проекте). Иначе есть шанс, что схема вообще не стартует (это встречается на практике, никаких ссылок на соответствующие документы Actel у меня нет, так что выполнить просьбу их предоставить я не могу).

Если честно, то я не совсем понял, что вы понимаете под Reset-ом кристала для Actel, так как в отличии от FLASH-FPGA других производителей конфигурация производится на этапе программирования,
и при подаче питания FPGA уже является сконфигурированной.

Так что Actel позволяет реализовывать проекты вообще без сигнала сброса (что мною лично было проверено).

И вообще интересно посмотреть, на прошивку, которая без сигнала Reset не стартует ;-)


По поводу запрещенных состояний автомата. Наша команда уже имела кучу удовольствия при разработке данного дивайса (http://www.videoscan.ru/page/788). Там не только автоматы в запрещенные состояния прыгали :-)
Монитор питания пришлось выбросить из схемы так как он нормально работать устройству не давал
Могу привести еще пяток подобных примеров.

Так что можно писать код не думая об устойчивости и ставить WDT, супервайзеры и т.д. , а можно наоборот.

Ps. Я не против мониторов питания и WDT как таковых и ставлю их, если в этом возникает разумная необходимость

PPs. Я за надежность. А 70% надежности системы это 100% Code Coveradged Testbench.

[Джеймс]

Если честно, то я не совсем понял, что вы понимаете под Reset-ом кристала для Actel, так как в отличии от FLASH-FPGA других производителей конфигурация производится на этапе программирования, и при подаче питания FPGA уже является сконфигурированной.
Так что Actel позволяет реализовывать проекты вообще без сигнала сброса (что мною лично было проверено).

Совершенно верно, кристалл уже запрограммирован. НО, в каком состоянии окажутся триггеры – неизвестно. Хорошо, если для конкретного проекта (простого или сложного) это оказывается не важно. Но, - на это надеяться нельзя. А получить прошивку, которая не всегда будет стартовать при работе с Flash-FPGA (без принудительного внешнего сброса при подаче питания) очень просто, – любой проект со state-машиной, закодированной “one-hot”.

Для Flash-FPGA нужно следовать принципу ASIC: “Reset All Sequential Elements”.
http://www.chipdesignmag.com/fpgadeveloper/august2005.html

Замечу еще, что эта проблема не имеет отношения к качеству разработки RTL и верификации.

Что касается того, верить этому или нет... Решение всегда остается за разработчиком.
Я только лишь поделился опытом. А к Видеоскану отношусь очень уважительно!
При высказывании критики просьба указывать, используются или нет Flash-FPGA в проектах.

Сообщение отредактировал Джеймс - Sep 9 2006, 19:02