MAX10 PLL, Quartus ругается Опции

[zombi]

Чип 10m02sce144c8g
На ногу 26 (clk0p) подключил внешний генератор.
Проект работает.
Решил использовать PLL .
Создал в мегавизарде ALTPLL все вроде настроил как надо, а Quartus ругается :

Error (18496): The Output AE[0] in pin location 27 (pad_794) is too close to PLL clock input pin (Clock) in pin location 26 (pad_20)

Чего ему не нравится?

[Evgeny72]

Чип 10m02sce144c8g
На ногу 26 (clk0p) подключил внешний генератор.
Проект работает.
Решил использовать PLL .
Создал в мегавизарде ALTPLL все вроде настроил как надо, а Quartus ругается :

Error (18496): The Output AE[0] in pin location 27 (pad_794) is too close to PLL clock input pin (Clock) in pin location 26 (pad_20)

Чего ему не нравится?

У вас случаем на 27 ногу выход никакой логики не подключен?

[zombi]

The PLL clock input pins are sensitive to SSN jitter. To avoid the PLL from losing lock,
do not use the output pins directly on the left and right of the PLL clock input pins.

У вас случаем на 27 ногу выход никакой логики не подключен?

Ясно. Спасибо за разъяснение.
Мало того что и так ног для пользователя с гулькин нос оставили, так и те еще с кучей ограничений

[Evgeny72]

PLL получается задействовать если пины с 26 по 29 используются как входа. Если на этих пинах есть хоть один выход - получим ERROR при компиляции. Сам наступил на эти грабли.

[zombi]

PLL получается задействовать если пины с 26 по 29 используются как входа. Если на этих пинах есть хоть один выход - получим ERROR при компиляции. Сам наступил на эти грабли.

Не совсем так.
У 10m02sce144 четыре входных клока с 25-й по 28-ю ноги.
Паяльником повесил "соплю" между 26 и 25 ногами.
В проекте переназначил вход клока на 25-ю ногу.
Выходные сигналы на 27 и 28 ногах так и оставил.
Теперь компилируется без ошибок.
И работает вроде.

[Stewart Little]

Похожая проблема возникает при размещении рядом дифференциального (напр. LVDS) и несимметричного сигналов.
Это лечилось назначением несимметричному сигналу специального атрибута:
в Assignment Editor'е для несимметричной линии надо было выбрать параметр Toggle Rate, и указать его значение 0 MHz.
Или в .qsf-файле: set_instance_assignment -name TOGGLE_RATE "0 MHz" -to SingleEndedPin.

Можно попробовать такую же методу и в данном случае. Если будете пробовать - отпишитесь о результатах.