Покритикуйте, пожалуйста, схематик Cyclone5SoC и LPDDR2, первый раз сам развожу, немного не уверен Опции

[iiv]

Добрый день,

есть большущее желание развести самому Cyclone5-SoC с минималистической периферией, а именно с LPDDR2, RGMII, UART0, SDCARD и входным клоком, чтобы прошивка для HPS в виде линукса всегда при старте грузилась с SDCARD, а прошивка плиски далее загружалась через /dev/fpga0. На сколько мог, пользовал то, что есть в терасиковской DE10-SoC и на основе многоуважаемого des333 и его статей на хабре.

Так как такого рода платы до этого ни разу не разводил (есть только недавний успешный опыт разводки 5-ого обычного циклона с загрузкой по AS без какой-либо перефирии, только GPIO), посему сильно нервничаю и боюсь, что где-то какой-то из мануалов прочитал не так и что-то не туда соединил. Посему аттачу схематик (пока еще без DC-DC и фильтров питания), пожалуйста, взгляните, беглым взглядом, возможно сразу в глаза бросятся какие-то грубые ошибки.

На схеме [NC] обозначил как сигналы, которые можно притянуть на gnd, питание или оставить плавающими, а dnc - как сигналы, которые ни к чему не будут подключены. В процессе разводки, когда будет ясно куда их удобнее притянуть, туда и приклею. Пробно сигналы разводить начал, надобно минимум 3 сигнальных слоя + их плейны и top/bottom для компонент, конденсаторов и фильтров по питанию, то есть 8+ слоев, посему хотелось бы не ошибиться в схематике, так как это выльется в большие финансовые затраты.

Пожалуйста, взгляните на схематик наметанным взглядом, вдруг что-то сразу заметите! Особенно как я управляющие пины (TDO,CONFIG,...), и память подключил.

PDF и весь проект в kicad формате приаттачил.

Спасибо!

ИИВ

Прикрепленные файлы

 myfirstpro.zip ( 26.94 килобайт ) Кол-во скачиваний: 20
 soc_lpddr2.pdf ( 437.22 килобайт ) Кол-во скачиваний: 89

 

[aaarrr]

ИИВ, Вы меня извините, конечно, но так схемы не рисуют. Проверить её в текущем виде не представляется возможным.
- SoC и память почему-то "бестелесные"
- Вместо лабиринтов безымянных проводов используйте именованные цепи
- куча накладывающегося текста
- PDF следовало бы развернуть в нормальное положение

[iiv]

Спасибо большое за советы!

ИИВ, Вы меня извините, конечно, но так схемы не рисуют. Проверить её в текущем виде не представляется возможным.
- SoC и память почему-то "бестелесные"
- Вместо лабиринтов безымянных проводов используйте именованные цепи
- куча накладывающегося текста
- PDF следовало бы развернуть в нормальное положение

пытаюсь учесть замечания:
1. бестелесность у микросхем, которые разбиты на блоки у меня почему-то не фиксится, или одно одинаковое тело на все блоки, или нету его вообще...,
2. вроде лабиринты-то короткие и на против друг-другу, через шины совсем заумно и не наглядно, а через цепи - совсем громоздко. Цепи применяю конечно, где они нагляднее.
3. да, верно, согласен, что надпись "dnc" на каждый пин практически не читается, как я писал выше, они будут заменены на gnd, питание или X во время разводки,
4. это да, сделал экспорт из КиКада как есть и смотрится не красиво, постараюсь ручками подправить.

.. ну и не Ki-CAD для этого, одно мученье там, без опыта и знаний. Выберете один из двух: экспедишн или оркад. Альтий лучше не трогать, пусть там другие мучают аналогичные платы. И ничего что нет опыта, ... все нормально, но только из этих двух что то.

наверное Вы правы, до недавнего времени хотел сожмотить 7 кевро, которые у меня попросили оркадщики, когда я у них запросил версию для разработки того, что сейчас обсуждается...

[aaarrr]

2. вроде лабиринты-то короткие и на против друг-другу, через шины совсем заумно и не наглядно, а через цепи - совсем громоздко. Цепи применяю конечно, где они нагляднее.

А при трассировке как Вы сами поймете, что цепь N5487164 - это, допустим, часть нулевого лейна шины данных памяти, а не какой-нибудь адрес или половинка дифпары клока?

[iiv]

А при трассировке как Вы сами поймете, что цепь N5487164 - это, допустим, часть нулевого лейна шины данных памяти, а не какой-нибудь адрес или половинка дифпары клока?

так тут всяко постадийно надо, я по старинке делал вначале отмечая диффпары, и разводя их, а потом перетассовывал биты в байтак чтобы было все ровнее и было меньше перехлестов, после этого все эти сигналы проще ровнять, так как они все стоят параллельно на 3-х слоях и вопрос только на какое минимальное расстояние поставить микросхему памяти, чтоб все выровнять. Наверное Вы правы, что если обозначать, то хоть и больше писчей работы получается, но потом во время трассировки можно немного времени сэкономить. Раньше такое не разводил, поэтому не знал, спасибо за подсказку!