|
Инженеры-разработчики RTL FPGA (ПЛИС), Молодые специалисты по RTL разработке (HDL дизайна) |
|
|
|
Sep 18 2017, 17:09
|
Участник

Группа: Участник
Сообщений: 74
Регистрация: 13-07-15
Из: Москва
Пользователь №: 87 538

|
Кого мы ищем?
Мы ищем молодых специалистов желающих развиваться в области цифрового проектирования с уклоном в специализацию - RTL разработка (HDL дизайн). Мы ищем инженера в группу RTL проектирования. Идеальный кандидат — молодой специалист до 26 лет, имеющий высшее техническое образование, с опытом RTL разработки не менее 3-х лет. Успешному соискателю предстоит работа в коллективе построенному по западному принципу организации работы современных центров проектирования систем на базе ASIC/FPGA. Наша философия основывается на нисходящем маршруте проектирования и четкой специализации групп разработчиков. Вам предстоит работа под началом многоопытного системного архитектора, совместно с профессиональными back-end инженерами и инженерами группы RTL верификации.
Вам предстоит погрузиться в мир профессионального RTL проектирования, освоить подход к проектированию для верификации (design for verification), повторного использования (design for reuse), безопасного синтеза (safe synthesis), освоить передовой язык проектирования (SystemVerilog), освоить использование методологии утверждений (SystemVerilog Assertions), работать с профессиональным тестовым окружением на базе UVM, работать с современным инструментарием под ОС Linux (симулятор/синтезатор), работать в рамках корпоративного стандарта кодирования и понятных критериев оценки качества и готовности RTL описания.
Тематика изделий: Авиация, БПЛА, Сухопутная, Космос, Флот, Подводные аппараты.
Примерные классы задач RTL-проектов: - Искусственный интеллект; - Нейронные сети; - Видеообработка; - Радары; - Сонары; - Интерфейсы; - и т.д. …
Минимальные требования:
- Знание языка описания аппаратуры Verilog. - Опыт RTL-проектирования систем на FPGA не менее 3-х лет. - Понимание цифровой схемотехники и принципа синхронного дизайна.
Плюсом будет:
- Знание SystemVerilog. - Опыт использования SVA/OVL. - Использование Linux на уровне пользователя. - Использование системы контроля версий Git. - Использование систем трекинга OpenProject/Redmine.
Характер выполняемой работы:
- RTL разработка по спецификациям.
Зарплата: от 90 до 100 тыс.руб. + премии
Условия работы: - Стабильная работа в профессиональной команде над очень интересными проектами. - Оформление строго по ТК РФ. - Полностью "белая" заработная плата; - Полная занятость, 5/2. - г. Москва. офис рядом с м. Белорусская, 5 мин. пешком
Резюме и вопросы прошу скидывать на почту: spacemission собака yandex.ru
Сообщение отредактировал SpaceMission - Sep 19 2017, 12:21
|
|
|
|
|
 |
Ответов
|
Nov 16 2017, 14:10
|
Участник

Группа: Участник
Сообщений: 74
Регистрация: 13-07-15
Из: Москва
Пользователь №: 87 538

|
Инженерам-разработчикам RTL FPGA (ПЛИС)
|
|
|
|
|
Dec 6 2017, 09:02
|

Участник

Группа: Участник
Сообщений: 54
Регистрация: 29-08-07
Из: Красногорск
Пользователь №: 30 128

|
Был на собеседование, попросили оставить отзыв.
Это крупная компания, занимающая целое здание, с охраниками в пиджак на входе.
Организация работает по большому числу НИОКР. Основной продукт в этом случае как всегда отчеты и документация.
Все разработчики максимально узко специализированы.
Инструменты RTL разработчика: текстовый редактор, Synplify (для синтеза), QuestaSim (для моделирования). Проекты не привязаны к конкретной элементной базе (ПЛИС/СБИС). Все библиотечные элементы свои.
Основная работа по этой вакансии это написание HDL модулей, по подробному их описанию. По возможности, полное тестирование и внедрение в код аssertions. Систему в целом тестируют отдельные люди.
Разработка идет строго сверху вниз. До того, как будет написан код, должна быть разработана и описана, словами и в виде диаграмм, вся архитектура и логика работы HDL проекта, до уровня всех модулей и их интерфейсов. До железа и отладки по реальным сигналам дело у RTL разработчика доходить не должно.
В целом впечатление положительное, но очень узко направленная работа и много документации.
Сообщение отредактировал Manfred - Dec 6 2017, 14:42
|
|
|
|
Сообщений в этой теме
SpaceMission Инженеры-разработчики RTL FPGA (ПЛИС) Sep 18 2017, 17:09 warrior-2001 Удаленную работу не рассматриваете?
В качестве оф... Sep 19 2017, 05:00 SpaceMission Цитата(warrior-2001 @ Sep 19 2017, 08... Sep 28 2017, 14:01  Nepoch Цитата(SpaceMission @ Sep 28 2017, 17:01)... Oct 2 2017, 19:27 KA1 Контакты забыли указать. Sep 19 2017, 11:49 blackfin Цитата(KA1 @ Sep 19 2017, 14:49) Контакты... Sep 19 2017, 12:03 SpaceMission Наша вакансия на сайте:
https://www.superjob.ru/v... Oct 26 2017, 20:32 ethdvl Цитата(SpaceMission @ Nov 16 2017, 18:10)... Nov 24 2017, 09:06   SpaceMission Благодарю Manfred за отклик.
Цитата(blackfin ... Dec 10 2017, 17:16    Arjun Цитата(SpaceMission @ Dec 10 2017, 20:16)... Dec 10 2017, 19:22 SpaceMission Примерные классы задач RTL-проектов:
- Искусственн... Dec 26 2017, 08:37 Студент заборстроительного Вам чуть выше задали вопрос.
А Вы ответили на что-... Dec 26 2017, 16:50
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|