Пульсации от DC-DC в полосу оцифрованного сигнала Опции

[maxics]

Выбираю DC-DC преобразователь для понижения входного напряжения с 12 В до 6В. На плате будет ПЛИС, LAN 100 Мб/с и АЦП килогерцового диапазона (AD7765). Выбрал EC2630QI. Питание АЦП планирую делать следующем образом: EC2630QI (из 12В - 6В), затем LDO ADP3330 (из 6В - 5В и 2.5 В).
Смущает следующее: частота дискретизации АЦП - 131.072 кГц, частота переключений преобразователя от 68 до 165 кГц. Не будут-ли пульсации от EC2630QI лезть в полосу оцифрованного сигнала.

[T800]

Я конечно слоупок, но пусть будет ответ для интересующихся. Не так давно наелись мы помех от DC-DC
Советы такие.
1. Посмотреть реф дизайны на навороченные АЦП/ЦАП. Почти везде есть указания и примеры именно применения DC-DC + LDO + фильтр. Для многих АЦП напрямую указано, что какие-либо аналоговые цепи должны питаться от разных каналов с LDO, какие то допустимо от одного канала но ставить ферриты на каждую цепь.
2. Обязательно правильная конструкция платы. Плохая земля, плохое размещение цепей обратной связи конвертеров, пересечение аналоговых и силовых линий - это всё приводит к серьёзным проблемам. Часто в даташитах на конвертеры всё это поясняется и даётся пример PCB.
3. Фильтровать. PSRR на низких частотах будет помогать хорошо, а ФНЧ типа murata BNX02x и ферриты BLM на высоких.
4. Внешняя синхронизация конвертеров. Если нельзя победить помехи, это реально поможет увести их от обрабатываемого сигнала. Если на плате куча плохо спроектированных конвертеров, забор гармоник от них неслабый, а при синхронизации поражённых частот хотя бы не так много. Или наоборот - если помехи небольшие, можно сделать работу при переменной частоте синхронизации и уменьшить помехи ниже требуемой чувствительности схемы, расширив их спектр.