как отключить оптимизацию в Quartus ?, при компиляции убирает нужное Опции

[Sobol']

Всем привет!
Задача - получить задержку сигнала. ПЛИС - altera EPM3064. Среда - QUARTUS II 13.0.
Мне бы хотелось просто поставить некоторое количество инверторов между входом и выходом, но при синтезе оптимизатор их убирает.
Пробовал директиву /*synthesis keep*/, не помогло.

Подскажите пожалуйста, как поступить.

[ViKo]

Я тут по своей работе столкнулся с желанием добавить lcell-ов. Конкретно, попробовал 6 шт. Отчитываюсь, что вижу в Chip Planner для EP3C5E144I7N.
Задержка от площадки до входного буфера 0.778 ns
Задержка от входного буфера до первой ячейки 0.668 ns
Задержка в ячейках (мин, тип, макс) 0.127, 0.283, 0.360 ns
Задержка между ячейками (мин, тип, макс) 0.243, 0.255, 0.296 ns
Задержка от последней ячейки до выходного буфера 2.458 ns
Задержка от выходного буфера до площадки 2.286 ns
Общая задержка сигнала от входа до выхода 9.203 ns
Видимо, задержка в буферах зависит от типа логики. Вход был LVDS, выход - стандартный CMOS.
Путь со входа был короче пути на выход. Потому и такая разница в задержках. Вот об этих путях не надо забывать.
Каждая из lcell дает в среднем задержку в 0.5 ns

Это было для медленной 100° модели.
Для медленной -40° модели общая задержка 8.271 ns.
Для быстрой -40° модели общая задержка 4.683 ns.
В-общем, в 2 раза задержка отличается.