Можно ли для LVDS сигнала задать пару выводов?, в Quartus, Verilog Опции

[ViKo]

Задаю один вывод. Другой парный подключается сам.
(* chip_pin = "89", altera_attribute = "-name io_standard lvds" *) input ClkIn,

Но пишет предупреждение.
Warning (176118): Pin "ClkIn" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ClkIn(n)"

Как в атрибутах задать оба вывода?

[_Anatoliy]

Задаю один вывод. Другой парный подключается сам.
(* chip_pin = "89", altera_attribute = "-name io_standard lvds" *) input ClkIn,

Но пишет предупреждение.
Warning (176118): Pin "ClkIn" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ClkIn(n)"

Как в атрибутах задать оба вывода?

Достаточно указать только положительный вывод. Квартус Вас предупредил что комплементарный вывод он назначил автоматически. Это нормально.

[ViKo]

Достаточно указать только положительный вывод. Квартус Вас предупредил что комплементарный вывод он назначил автоматически. Это нормально.

Это я знаю. Но неужели нет способа дать Quartus-у столько информации, чтобы не донимал предупреждениями.

[_Anatoliy]

Это я знаю. Но неужели нет способа дать Quartus-у столько информации, чтобы не донимал предупреждениями.

Сам не пробовал, но если указать расположение вывода ClkIn(n)?
Или изменить уровень варнингов.