Можно ли для LVDS сигнала задать пару выводов?, в Quartus, Verilog Опции

[ViKo]

Задаю один вывод. Другой парный подключается сам.
(* chip_pin = "89", altera_attribute = "-name io_standard lvds" *) input ClkIn,

Но пишет предупреждение.
Warning (176118): Pin "ClkIn" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ClkIn(n)"

Как в атрибутах задать оба вывода?

[andrew_b]

Как в атрибутах задать оба вывода?

Не использовать атрибуты, а описывать пины в qsf, как делают нормальные люди.

[ViKo]

Не использовать атрибуты, а описывать пины в qsf, как делают нормальные люди.

Как конкретно?