Можно ли для LVDS сигнала задать пару выводов?, в Quartus, Verilog Опции

[ViKo]

Задаю один вывод. Другой парный подключается сам.
(* chip_pin = "89", altera_attribute = "-name io_standard lvds" *) input ClkIn,

Но пишет предупреждение.
Warning (176118): Pin "ClkIn" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ClkIn(n)"

Как в атрибутах задать оба вывода?

[andrew_b]

Как в атрибутах задать оба вывода?

Не использовать атрибуты, а описывать пины в qsf, как делают нормальные люди.

[_Anatoliy]

Не использовать атрибуты, а описывать пины в qsf, как делают нормальные люди.

Атрибуты придумали для ненормальных? Сильно сказано.
Я тоже когда-то так думал пока не обжёгся. Если найду эту тему - приведу ссылку.

[andrew_b]

Атрибуты придумали для ненормальных? Сильно сказано.

Не знаю, зачем их придумали. Не вижу ни одной причины писать привязку пинов и IOSTANDARD в RTL-коде.

Я тоже когда-то так думал пока не обжёгся. Если найду эту тему - приведу ссылку.

Поищите, будет интересно.
Я все констрейны пишу только в sqf/ucf/xdc.

[_Anatoliy]

Поищите, будет интересно.
Я все констрейны пишу только в sqf/ucf/xdc.

Ну, констрейны я пишу в sdc,где же ещё.
Насчёт ссылки - сдаюсь. Потратил уйму времени, слишком много накопилось сообщений - не нашёл.
По памяти могу сказать: однажды при очередной компиляции отлаживаемого проекта у меня напрочь исчезли все указания на размещение пинов в файле qsf. Проект только начал отлаживаться, поэтому архивных копий ещё не было. Пришлось с печатной платы в рукопашную заново вносить все пины. Поэтому перейдя на атрибуты я раз и навсегда исключил возможность повторения этого глюка. Чтобы при компиляции сами собой изменялись исходники - это из области фантастики.
Опять же, я никому своего мнения не навязываю, просто его высказал.