Цитата(Vitali_o @ Jan 16 2018, 20:11)

стоит задача отсылать/принимать IP пакеты используя FPGA Xilinx xaui 10G,
WireShark поставить и записать пакет из линии...
Осциллом если будете смотреть в линии, то учтите, что трансивер на приеме автоматически выберет правильную полярность в линии. В самом начале идет код из 0 и 1 - 55. И как только нарушается эта последовательность кодом D5, так трансивер запоминает это и дальше в случае надобности ксорит все приходящие данные... Так что возможно будете наблюдать на приеме инверсные данные в линии. А после трансивера все будет нормально..