Чтение по внешней системной шине 1986ВЕ1Т, Вопрос по временной диаграмме Опции

[Дмитрий_Б]

Кто работал, известно ли время предустановки данных на внешней системной шине относительно окончания импульса чтения nRD (рис.29 ТУ)?
То есть, какое время следует подержать данные на шине до того, когда импульс чтения закончится?
Миландр таинственно молчит... (Впрочем, можно проще сказать: послал...)

[HardJoker]

Кто работал, известно ли время предустановки данных на внешней системной шине относительно окончания импульса чтения nRD (рис.29 ТУ)?
То есть, какое время следует подержать данные на шине до того, когда импульс чтения закончится?
Миландр таинственно молчит... (Впрочем, можно проще сказать: послал...)

ТСКЯ.431296.008CП стр.134 Рисунок 29. Диаграмма чтения. Документ более старый и диаграмма чтения показана подробнее, чем в последней версии.

Прикрепленные файлы

 spec_1986BE1.pdf ( 7.16 мегабайт ) Кол-во скачиваний: 51

 

[Дмитрий_Б]

ТСКЯ.431296.008CП стр.134 Рисунок 29. Диаграмма чтения. Документ более старый и диаграмма чтения показана подробнее, чем в последней версии.

Спасибо. Но в части цикла чтения ничего дополнительно нет. Любезно обозначили время удержания th = 0, а вот tsu - нет. Вместо этого бесполезная жирная стрелка "фиксация данных". Как этот "момент фиксации" расположен относительно nRD, либо чего бы то ни было другого осмысленного - предлагается пофантазировать самостоятельно... Уж не говорю о том, сколько читаемый код с шины данных должен постоять на шине до наступления сего счастливого момента.

Уважаемый AVR!
Разумеется, у Миландра проблем тем меньше, чем меньше контролируемых параметров при сдаче микросхемы по ТУ. Да и выход годных может оказаться меньше.
Но при этом игнорируются интересы разработчика аппаратуры - и это проблема (естественно, не главного конструктора МК).
Формат форума не позволяет всерьез обсуждать методику разработки цифровой аппаратуры, для которой и требуется параметр tsu.
Я, правда, думал, что это всем разработчикам известно, ибо классика.

[Professor Chaos]

в части цикла чтения ничего дополнительно нет. Любезно обозначили время удержания th = 0, а вот tsu - нет. Вместо этого бесполезная жирная стрелка "фиксация данных". Как этот "момент фиксации" расположен относительно nRD, либо чего бы то ни было другого осмысленного - предлагается пофантазировать самостоятельно...

Ваш первначальный вопрос вроде-как касался именно времени tdh? На рисунке 29 (лист 122 спецификации ТСКЯ.431296.008CП версии 2.17.0 от 01.02.2017) оно показано, а в тексте далее сказано, что оно равно нулю. Т.е. менять данные на внешней шине можно одновременно с фронтом окончания сигнала nRD. А жирная стрелка "Фиксация данных в микроконтроллере" как раз и указывает на то, что данные считываются с шины до фронта окончания сигнала nRD, и если вдруг вы их измените одновременно с фронтом, то ничего страшного не произойдёт - считанные данные не исказятся.
Что же касается его точного положения - скорее всего оно неизвестно с достаточной точностью, чтобы приводить конкретное значение.
Схемотехнику достаточно знать, что чтение данных с шины осуществляется в момент времени после 1/2 tcycle но до фронта окончания nRD. Т.е. именно в этот момент времени данные на шине должны быть верны. И что изменение данных на шине в момент фронта окончания сигнала nRD никак не исказит считанные микроконтроллером с шины данные.
Собственно, все схемы так и делаются - сигнал nRD заводится либо на nCE, либо на nOE микросхемы на внешней шине, из которой производится чтение (ОЗУ, ПЗУ, регистр, шинный формирователь и т.д.). А это значит, что изменение данных на шине как раз происходит в момент фронта окончания сигнала nRD. И никаких специальных мер по удержанию данных на шине ещё какое-то время не делается. Всё работает как есть.

[Дмитрий_Б]

Ваш первначальный вопрос вроде-как касался именно времени tdh?

Нет.
Перевод: tsu - set up time - время предустановки;
th - hold time - время удержания.

Схемотехнику достаточно знать, что чтение данных с шины осуществляется в момент времени после 1/2 tcycle но до фронта окончания nRD.

А что заставляет Вас думать, что установления данных в момент 1/2 цикла достаточно? На рисунке они явно устанавливаются раньше (но насколько раньше - непонятно).
Пофантазируем еще.
Момент "полцикла" на рисунке примерно совпадает с фронтом CLKO при СPOL=0.
А возможно, всего лишь надо установить данные до переднего фронта CLKO при СPOL=0 (последнего, при активном nRD)? Тогда - за какое время до фронта CLKO?
С другой стороны, похоже, "фиксация данных" происходит по спаду CLKO при СPOL=0.
Тогда возможно, данные достаточно установить на шине чуть раньше, чем закончится последний импульс CLKO при активном nRD? Тогда - за какое время до спада CLKO?
Но при этих предположениях нам надо знать взаимное положение CLKO и nRD, а также, строго говоря, и моментов переключения адреса. Чего разработчики МК (видимо беспокоясь о нашем душевном равновесии) не предоставили.
Возможно, вероятно, похоже...... Так аппаратуру не разрабатывают. О том и речь.

[AVR]

А что заставляет Вас думать, что установления данных в момент 1/2 цикла достаточно?

Это абсолютно очевидно, что достаточно чтобы данные были установившиеся в диапазоне между 1/2 и 3/4 цикла. Всё, больше ничего знать для успешного "создания аппаратуры" и не надо. 1/4 цикла при максимальной тактовой 80 МГц это 12.5 нс, вполне обычное время для СОЗУ. Какие проблемы, какие претензии.

На рисунке они явно устанавливаются раньше (но насколько раньше - непонятно).

Пожалуйста, подтвердите что это сейчас не шутка. Эта диаграмма показывает чтение, и сколько там времени потребуется - зависит от внешнего устройства.

Цитата из документации:

При чтении по внешней системной шине необходимо выбрать такую длительность
времени tcycle, что бы выполнялось время скорости доступа к памяти.