реклама на сайте
подробности

 
 
> Максимальная загрузка плис help, Verilog
iverson
сообщение Jan 23 2018, 13:35
Сообщение #1





Группа: Новичок
Сообщений: 2
Регистрация: 22-01-18
Пользователь №: 101 205



Добрый день!
Не так давно начал учиться работать с FPGA.
Для работы нужно сделать прошивку чтобы максимально все задействовать (FPGA spartan 6 XC6SLX45 CSG324C), подскажите пожалуйста как такое можно попроще и эффективнее реализовать. wacko.gif
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
iosifk
сообщение Jan 23 2018, 13:47
Сообщение #2


Гуру
******

Группа: Модераторы
Сообщений: 4 011
Регистрация: 8-09-05
Из: спб
Пользователь №: 8 369



Цитата(iverson @ Jan 23 2018, 16:35) *
Для работы нужно сделать прошивку чтобы максимально все задействовать (FPGA spartan 6 XC6SLX45 CSG324C), подскажите пожалуйста как такое можно попроще и эффективнее реализовать. wacko.gif

Что значит "задействовать"?
По числу выводов? По потребляемой мощности? По внутренним ресурсам? Напишите подробнее..


--------------------
www.iosifk.narod.ru
Go to the top of the page
 
+Quote Post

Сообщений в этой теме


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th July 2025 - 19:07
Рейтинг@Mail.ru


Страница сгенерированна за 0.01386 секунд с 7
ELECTRONIX ©2004-2016